NB4N441
表1.引脚说明
针
11, 12, 13, 24
3
1, 6, 9, 18, 19
20
名字
V
CC
VCC_PLL
GND
锁定
I / O
电源
PLL电源
地
LVTTL输出锁定
正电源电压。
正电源电压， PLL 。
地面上。
当低，该输出提供迹象表明， PLL是
锁定，并且设备处于正常工作模式。当
高， PLL失锁。
无连接。
LVTTL / LVCMOS单端
时钟或XTAL输入
LVTTL / LVCMOS ，
串行输入负载
LVTTL / LVCMOS
串行数据输入
LVTTL / LVCMOS
串行时钟输入
LVTTL输入
晶振连接在XTAL1和XTAL2引脚之间。
如果驱动单端，使用XTAL1和XTAL2离开
浮动。
串联负载。
串行数据输入。
串行时钟输入。
同步输出使能。当OE为高电平或左
开时，输出被使能。当OE是低电平时，
输出被禁止。
差分LVPECL时钟输出，通常情况下终止
50
W
电阻到VCC - 2.0 V.
在24引脚QFN封装底部的裸露焊盘
热连接到所述管芯进行改进的热传递出来
的包。该垫没有电连接到所述模具中，
但建议将电连接到GND上
PC板。
描述
2, 4, 5, 10, 14
8
7
15
16
17
21
NC
CLK / XTAL1 ，
XTAL2
SLOAD **
SDATA **
SCLOCK **
OE *
22, 23
CLKOUT
CLKOUT
EP
LVPECL输出
*当悬空引脚默认高
当开着**引脚默认LOW
http://onsemi.com
3
