XRT71D00
E3 / DS3 / STS -1的抖动衰减器
修订版1.2.0
á
引脚说明
P
IN
#
18
N
AME
DJA /
（ SDO ）
T
YPE
I / （ O）
D
ESCRIPTION
禁用抖动衰减器输入/串行数据输出引脚：
这个引脚的功能取决于XRT71D00是否配置在主机或硬件
洁具模式。
硬件模式，禁用抖动衰减器：
这个输入引脚允许用户启用或禁用内的抖动衰减器功能
该XRT71D00设备。
设置此输入引脚的“高”禁用抖动衰减器PLL 。每当抖动
衰减器PLL被禁止，这是施加在“ RPOS ”的信号/数据
“ RNEG ”和“ RCLK ”输入引脚将通过以“ RRPOS ” ， “ RRNEG ”和
“ RRCLK ”输出引脚，无任何抖动衰减。
设置此输入引脚为“低”使抖动衰减器“PLL 。每当抖动
被使能衰减器锁相环然后将它们应用于“ RPOS ”的信号/数据
“ RNEG ”和“ RCLK ”输出引脚将被路由到“窄带”PLL抖动
减少。窄带锁相环的输出将被发送到“ RRPOS ” ，
“ RRNEG ”和“ RRCLK ”输出管脚。
主机模式下，串行数据输出：
该引脚串行输出的指定命令寄存器的内容，在
“读”操作。这些数据，该引脚上，将更新在SCLK的下降沿
输入信号。该引脚为三态数据传输完成时。
19
RESET
I
复位输入。
（低电平有效）
从高至低转换将重新中央和清除内部FIFO的内容，
将清除命令寄存器的内容（主机模式运行） 。重置
该装置在该引脚可能会损坏数据。
N
OTE
:
正常工作时，该引脚拉为“ HIGH” 。
20
信息和通信技术
I
在电路测试输入。
低电平有效。
与此引脚连接至地，所有的输出引脚将处于高阻抗模式中， circuit-
测试。
N
OTE
:
对于正常操作该输入引脚应拉“HIGH” 。
21
22
GND
RRCLK
***
O
数字地：
接收输出（去抖动）时钟。
该引脚输出的“平滑”（例如，去抖动） 34.368MHz ， 44.736MHz或
51.84MHz的时钟信号。另外，该时钟信号还用于时钟输出的内容
的“恢复”的数据（通过“ RRPOS ”和“ RRNEG ”输出引脚）。
如果“ CLKES ”销（或比特字段）为“低”时，则XRT71D00器件将输出数据，通过
的“ RRPOS ”和“ RRNEG ”输出引脚，当该时钟信号的下降沿。
如果“ CLKES ”引脚（或位字段）为“高” ，那么XRT71D00器件将输出数据，通过
的“ RRPOS ”和“ RRNEG ”输出引脚，当该时钟信号的上升沿。
23
RRNEG
O
负接收数据（DE-抖动）输出。
数据被输入经由“ RNEG ”输入引脚将被更新的上升沿或下降沿
RRClk的边缘，这取决于ClkES输入引脚（或比特字段设定）的状态。
24
25
NC
NC
***
***
该引脚内部没有连接。
该引脚内部没有连接。
7
