ADS62P45 ， ADS62P44
ADS62P43 ， ADS62P42
SLAS561A - 2007年7月 - 修订2008年2月
www.ti.com
表11 。
A7–A0
（十六进制）
14
D7
<OVRD>
在骑位
D6
D5
<OUTPUT
interface>
LVDS或CMOS
接口
D4
<COARSE GAIN>
3.5分贝增益
D3
<REF>
内部/外部
参考
D2
D1
D0
0
<POWER DOWN
MODES>
D2-D0
000
001
010
011
100
101
110
111
D3
0
1
D4
0
1
D5
0
1
D7
<POWER DOWN MODES>
正常工作
禁用通道A输出缓冲器
通道B的输出缓冲器被禁止
通道A和B输出缓冲器关闭
全球掉电
通道备用
通道B待机
复用模式下，
MUX =
（仅适用于CMOS接口）
通道A和B的数据是多路输出的DA10到DA0引脚。
<REF>参考模式
内部参考启用
外部参考启用
<COARSE GAIN>粗增益控制
0分贝粗增益
3.5分贝粗增益
<OUTPUT INTERFACE>输出接口的选择
并行CMOS数据输出
DDR LVDS数据输出
<OVRD>过骑位 -
在LVDS / CMOS的选择，省电和MUX模式，也可以使用并行引脚控制。
通过设置<OVRD> = 1时，寄存器位LVDS <CMOS>和<POWER DOWN MODES>会过度骑并行的设置
销。
禁止在骑
启用过骑
0
1
表12 。
A7–A0
（十六进制）
16
D2–D0
000
001
010
011
100
101
110
111
D3
0
1
D4
0
1
D7
0
D6
0
D5
0
D4
数据FORMAT>
二进制补码或标准二进制
D3
位/字节明智的（仅LVDS ）
D2
D1
D0
<TEST PATTERNS>
<TEST PATTERNS>测试模式，以验证捕获
正常ADC操作
输出全部为零
输出所有的人
输出模式切换
输出数字斜坡
输出自定义模式
未使用
未使用
逐位/字节为单位的选择（ DDR LVDS模式）
逐位 - 奇位（ D1，D3 ，D5， D7， D9）上CLKOUT的上升沿和偶数位（ D0 ，D2，D4 ，D6， D8 ，D10）上的CLKOUT
下降沿
字节明智的 - 低7位（ D0 - D6）在CLKOUT上升沿和高4位（ D7 - D10 ）在CLKOUT下降沿
<DATA FORMAT>数据格式选择
二进制补码
直接二进制
18
提交文档反馈
版权所有2007-2008 ，德州仪器
产品文件夹链接（ S） ：
ADS62P45 ， ADS62P44 ADS62P43 ， ADS62P42
