GS74104TP/J
框图
A
0
地址
输入
卜FF器
ROW
解码器
存储阵列
A
19
CE
WE
OE
COLUMN
解码器
控制
I / O缓冲器
DQ
1
DQ
4
真值表
CE
H
L
L
L
注：X：为“H”或“L”的
OE
X
L
X
H
WE
X
H
L
H
DQ
1
到DQ
8
未选择
读
写
高Z
V
DD
当前
ISB
1
， ISB
2
I
DD
冯： 1.07 1/2001
2/12
1999 ，千兆半导体公司
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
