D
R
A
FT
恩智浦半导体
LPC2917/19
FT
FT
FT
D
D
R
R
A
A
A
FT
FT
FT
D
D
R
A
FT
D
R
D
R
R
A
FT
D
D
R
A
D
R
ARM9微控制器，带有CAN和LIN
A
ADC时钟被限制在4.5 MHz的最高频率，并应始终低
大于或等于系统时钟频率。为了满足这一约束或选择
所需的较低采样频率的时钟产生单元提供了一个可编程的
分数系统时钟分频器专用于ADC时钟。转换率确定
由ADC时钟频率分辨率位加上一个数除以。访问
ADC寄存器需要启用ADC时钟，其通过与时钟是可控制的
生成单元，见
第8.8.4 。
R
A
每个ADC有四个开始输入。注意，开始0并开始2顷捕获系统中的
同时启动1 ，并启动3个时钟域被捕获在ADC领域。开始输入
在MSCSS级连接，请参阅
第8.7.2.1
了解详细信息。
D
R
A
A
FT
D
R
A
D
FT
D
R
A
FT
D
R
D
R
A
FT
A
FT
D
R
FT
D
R
A
F
R
A
FT
D
FT
D
R
A
D
A
R
CLK_ADCx_VPB
（ MSCSS子系统时钟）
VPB子系统
DOMAIN
CLK_ADCx
（ ADC时钟）
（高达4.5兆赫）
ADC DOMAIN
更新
VPB
系统
公共汽车
ADC
控制
＆放大器;
注册
数据转换
配置数据
ADC
控制
＆放大器;
注册
3.3 V
类似物
to
数字
转换器
类似物
MUX
类似物
输入
ADC1 ： 8
ADC2 ： 8
ADC
IRQ
IRQ
0开始
启动2
启动1
启动3
SYNC_OUT
001aad331 **
图9. ADC框图
8.7.5.3
ADC引脚说明
在MSCSS两个ADC模块具有以下所述的引脚。 ADCx输入
销相结合，与在LPC2917 / 19的端口引脚等功能。该VREFN
和VREFP引脚是常见的两个ADC 。
表20
给出了ADC引脚。
表20 。
符号
ADCn IN [ 7：0]
ADCn_EXT_START
VREFN
VREFP
模拟 - 数字转换器的引脚
方向
in
in
in
in
描述
模拟输入ADCn ，信道7至通道0 （ n为1或2）
ADC的外部起动触发输入（ n为1或2）
ADC的低参考电平
ADC参考电平
LPC2917_19_1
NXP B.V. 2007年保留所有权利。
初步数据表
启示录1.01 - 2007年11月15日
36 68
