D
R
A
FT
恩智浦半导体
LPC2917/19
FT
FT
FT
D
D
R
R
A
A
A
FT
FT
FT
D
D
R
A
FT
D
R
R
A
FT
D
D
D
R
A
D
R
ARM9微控制器，带有CAN和LIN
A
D
R
A
D
R
A
D
D
R
A
FT
A
FT
D
R
FT
R
8.4.6通用I / O
8.4.6.1
概观
D
R
该LPC2917 / 19包含四个通用I / O端口位于不同的外设
基址。在144引脚封装的所有四个端口可用。所有I / O引脚
双向的，其方向可以单独编程。在I / O焊盘行为
取决于端口函数选择寄存器编程的配置。
FT
R
A
FT
D
R
R
A
F
D
R
A
FT
D
A
FT
A
D
R
A
FT
D
R
A
主要特点如下：
8.4.6.2
通用并行输入和输出
各个位的方向控制
为稳定的输入数据值的同步输入采样
所有的I / O默认为输入复位，以避免任何可能的总线冲突
描述
通用I / O提供了单独控制每个双向端口引脚。
有两个寄存器来控制I / O方向和输出电平。该输入是
同步，从而达到稳定的读取电平。
以产生漏极开路输出，设置在所述输出寄存器中的位设置为所需值。
使用方向寄存器控制信号。当设定为输出，该输出驱动
主动驱动输出上的值：当设定为输入信号浮子和可
拉起内部或外部。
8.4.6.3
GPIO引脚说明
在LPC2917 / 19五个GPIO端口具有以下引脚上市。该GPIO引脚
结合对LPC2917 / 19的端口引脚等功能。
表17
显示
GPIO引脚。
表17 。
符号
GPIO0管脚[ 31 ： 0 ]
GPIO1引脚[ 31 ： 0 ]
GPIO2引脚[ 27 ： 0 ]
GPIO3引脚[15 ：0]的
GPIO引脚
方向
IN / OUT
IN / OUT
IN / OUT
IN / OUT
描述
GPIO端口x引脚31为0
GPIO端口x引脚31为0
GPIO端口x引脚27为0
GPIO端口x引脚15为0
8.4.6.4
GPIO时钟描述
在GPIO模块的时钟由几个时钟，所有这一切都是衍生自
BASE_SYS_CLK ; CLK_SYS_PESS和CLK_SYS_GPIOx （ X = 0-3 ） ，见
第7.2.2节。
请注意，每个GPIO都有自己的CLK__SYS_GPIOx分公司时钟电源
管理。所有时钟的频率CLK_SYS_GPIOx是相同的
CLK_SYS_PESS ，因为它们是从同一个基准时钟BASE_SYS_CLK而得。
LPC2917_19_1
NXP B.V. 2007年保留所有权利。
初步数据表
启示录1.01 - 2007年11月15日
29 68
