LTC2450-1
应用信息
数字信号电平
该LTC2450-1的数字接口是易于使用的。其数字
输入（ SCK和
CS ）
接受标准CMOS逻辑电平
和内部迟滞接收机可以容忍的边缘
利率为100μs的慢。然而，一些注意事项
必须采取特殊的精度优势
这种转换器的低电源电流。
数字输出信号SDO是少，因为关注的
它是不活动期间的转换周期。
而数字输入信号的范围是从0.5V到V
CC
-0.5V时， CMOS输入接收器可吸引更多
电流从电源。由于CMOS的性质
逻辑，在该电压范围内的缓慢过渡可能会导致
通过所绘制的增加，电源电流
转换器，特别是在低功率操作模式
在休眠状态。因此，低功率消耗
这是非常可取的，以便为相对快速边沿
2数字输入引脚SCK和
CS ，
并保持该数字
输入逻辑电平在V
CC
或GND 。
在同一时间，在CONVERT状态下，冲
和/或高速数字信号的过冲连接到
LTC2450-1引脚可能影响转换结果。理解
射击和超调可能会发生，因为阻抗
不匹配的转换器销结合非常快
转换时间。这个问题变得尤为DIF连接邪教
当共享控制线的使用和多次重新EC- FL
可能会出现系统蒸发散。解决的办法是小心终止所有
输电线路接近他们的特性阻抗。
并行端接在低很少被接受的
动力系统使27Ω和56Ω之间的串联电阻
放置在靠近驾驶员可以消除这个问题。该
实际电阻值取决于走线阻抗
和连接拓扑。一种替代的解决方案是降低
控制信号的边沿速率，同时要注意
关于边缘缓慢的担忧上面提到的。
特别要重视精读网络gurations在
其中一个连续的时钟信号被施加到SCK销能很好地协同
荷兰国际集团的CONVERT状态。而LTC2450-1将忽略此
从一个逻辑点上的信号的边缘可能造成信号
根据之间的关系不可预料的错误
其频率与内部振荡器的频率。在这样的
一种情况是好处科幻CIAL使用约10ns的边缘速率
并限制潜在冲至小于0.3V以下
GND和超调量小于0.3V以上V
CC
.
嘈杂的外部电路可能会影响到输出
在2线操作。特别是，它有可能获得
该LTC2450-1进入未知状态，如果一个SCK脉冲
错过或噪声触发额外的SCK脉冲。在这种situ-
ATION ，这是不可能区分的SDO = 1 （表示
从有效的“1”的数据位进行转换）。因此，
CPOL = 1 ，建议在2线模式。用户
应该寻找SDO = 0读取数据之前，看看
为SDO = 1读取数据后。如果SDO不返回
最大转换时间内为“0” （或者返回一个“1”的
后一个完整的数据读取） ，产生16个SCK脉冲给力
新的转换。
驾驶V
CC
和GND
在V
CC
而LTC2450-1转换器的GND引脚
直接连接到正和负参考
电压。一个简化的等效电路
在图14中示出。
的电源电流流过寄生
这些常见的引脚布局相关的阻力会
修改ADC的参考电压，从而产生不利的影响
该转换器的精度。它保持是重要的
V
CC
和GND线安静，连接这些物资
通过非常低的阻抗的痕迹。
相对于V
CC
和GND引脚， LTC2450-1的COM
bines内部高频带阻尼解耦
R
SW
（典型值）
15k
V
CC
I
泄漏
V
CC
V
CC
V
IN
I
泄漏
C
EQ
（典型值）
0.35pF
V
CC
I
泄漏
GND
内部开关频率= 4 MHz的
R
SW
（典型值）
15k
I
泄漏
R
SW
（典型值）
15k
24501 F14
图14. LTC2450-1模拟引脚等效电路
24501fb
14
