电气特性
7
8
9
本说明书中涉及的今天的DDR存储器所需的保持时间。 MEM_DATA [31:24]是相对于MEM_DQS [3]，
MEM_DATA [23:16]是相对于MEM_DQS [2]， MEM_DATA [15：8 ]是相对于MEM_DQS [1]，并MEM_ [7：0 ]是相
MEM_DQS[0].
数据输入歪斜从每个DQS时钟边沿而得。它开始于一个DQS变化和结束时的最后一个数据线变为
有效的。该输入偏移必须包括DDR内存输出偏斜和系统级板歪斜（由于路由或其他因素） 。
数据输入保持从每个DQS时钟边沿而得。它开始于一个DQS变化时结束的第一数据线变为
无效的。
DD1
SD_CLK
DD2
DD3
SD_CLK
DD5
SD_CSn ， SD_WE ，
SD_RAS ，
SD_CAS
DD4
A[13:0]
CMD
DD6
ROW
COL
DD7
DM3/DM2
DD8
SD_DQS3/SD_DQS2
DD7
D[31:24]/D[23:16]
WD1 WD2 WD3 WD4
DD8
图18. DDR写时序
的ColdFire MCF5208
微处理器数据手册，第1
飞思卡尔半导体公司
33
