电气特性
*的时间表也适用于输入采样的负面时钟边沿。
FB_CLK(75MHz)
T
格局
T
HOLD
1.5V
输入建立和保持
无效
1.5V
有效
1.5V
无效
t
上升
输入上升时间
V
h
= V
IH
V
l
= V
IL
t
秋天
输入下降时间
V
h
= V
IH
V
l
= V
IL
FB_CLK
FB4
FB5
输入
图13.通用输入时序要求
5.7.1
的FLEXBus
的FLEXBus是提供接口到从仅设备到一个多功能外部总线接口
83.33 MHz的最高总线频率。它可以直接连接到异步或同步
设备，例如外部的引导ROM中，闪速存储器，门阵列逻辑，或其它简单的目标（从）
设备具有很少或没有额外的电路。对于异步设备，一个简单的芯片选择界面
都可以使用。所述的FLEXBus接口有6个通用片选（ FB_CS [5： 0]） ，可以是
构造成的的FLEXBus或SDRAM存储器接口之间的分布。片选FB_CS [ 0 ]
可专用于引导ROM的访问，并且可以被编程为一个字节（8比特） ，字（16位） ，或
长字（ 32比特）宽。控制信号时序与普通ROM /闪存兼容。
的ColdFire MCF5208
微处理器数据手册，第1
飞思卡尔半导体公司
27
