位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第1678页 > MCF5207CAG166 > MCF5207CAG166 PDF资料 > MCF5207CAG166 PDF资料1第36页
初步电气特性
I2
I2C_SCL
I6
I5
I1
I4
I7
I8
I3
I9
I2C_SDA
图23.我
2
C输入/输出时序
5.11快速以太网AC时序规范
MII信号使用TTL信号电平兼容的设备无论是5.0 V或3.3 V工作
5.11.1 MII接收信号时序（ FEC_RXD [ 3 ： 0 ] ， FEC_RXDV ，
FEC_RXER和FEC_RXCLK ）
接收机正常工作到25MHz的+ 1％的FEC_RXCLK最大频率。没有
最低频率要求。此外，该处理器的时钟频率必须超过两倍的
FEC_RXCLK频率。
表16
列出MII接收通道的时序。
表16. MII接收信号时序
NUM
M1
M2
M3
M4
特征
FEC_RXD [3： 0]， FEC_RXDV ， FEC_RXER到FEC_RXCLK
格局
FEC_RXCLK到FEC_RXD [3： 0]， FEC_RXDV ， FEC_RXER保持
FEC_RXCLK脉冲宽度高
FEC_RXCLK脉冲宽度低
民
5
5
35%
35%
最大
—
—
65%
65%
单位
ns
ns
FEC_RXCLK期
FEC_RXCLK期
图24
显示MII接收信号的上市时机
表16 。
M3
FEC_RXCLK （输入）
M4
FEC_RXD [3： 0]（输入）
FEC_RXDV
FEC_RXER
M1
M2
图24. MII接收信号时序图
的ColdFire MCF5208
微处理器数据手册，版本0.5
36
初步
飞思卡尔半导体公司
