ADN2892
PCB布局
图9示出一个推荐的印刷电路板布局。采用50 Ω
传输线所需的所有高频输入和
输出信号，以减少反射： PIN ， NIN ， OUTP和
OUTN 。还需要输入PIN / NIN输入迹线是
匹配长度， OUTP / OUTN输出走线是
匹配长度，以避免差分走线之间的偏移。
C1， C2，C3和C4串联在交流耦合电容
高速I / O 。所以建议组件可以使用
使得所述垫的电容是相同的宽度的
传输线，以尽量减少在50 Ω的不匹配
传输线中的电容的焊盘。所以建议
输电线路不通过过孔，如果更改层
可能。对于电源去耦时， 1nF的去耦电容
应当放置在相同的层ADN2892上尽可能接近
可以VCC引脚。该0.1uF的电容可以被放置在
印刷电路板的正下方1nF的去耦底部
电容。所有高速CML输出反向端接上
初步的技术数据
芯片，50 Ω的电阻连接在输出引脚和
VCC 。高速输入PIN和NIN ，在内部
封端的具有50Ω至内部参考电压。
正如任何高速混合信号设计，注意保持
所有的高速数字痕迹远离敏感的模拟节点。
对于芯片级封装焊接指南
在16 LFCSP土地是矩形。在印刷电路
板的焊盘，这些应该比包0.1毫米更长
地长度和0.05毫米比包土地宽度更宽。
地应集中于垫。这确保了
焊点尺寸被最大化。芯片级的底部
包有一个中央裸露焊盘。在印刷衬垫
电路板应该至少一样大，这暴露焊盘。该
用户必须使用填充过孔，以便将裸露焊盘连接到VEE
通过通孔回流焊过程中焊料不泄漏。这
确保从裸露焊盘到VEE连接牢固。
R1 ，C9，C10上底
罗莎
PLACE ON C5
底板
UNDERNEATH C6
C6
C1
针
填充
过孔GND
C2
双过孔REDUCE
电感SUPPLY
和GND
PLACE ON C7
底板
C8 C8下方
C3
OUTP
1
裸露焊盘
NIN
C4
OUTN
输电线路SAME
宽度AC耦合
CAPS以降低反射
~4mm
双威盛GND
为了减少电感
威盛C12 ， R2
开底
过孔底
图9.推荐ADN2892的PCB布局
牧师PRA |第10页12
