ADF4157
SPUR机制
在ADF4157小数插值器是一个三阶Σ- Δ
调制器（SDM）用25位固定模量（ MOD） 。在SDM
主频是在PFD参考利率（F
PFD
），允许PLL输出
频率在通道步进分辨率合成
f
PFD
/ MOD 。可能与各支线机制
小数N分频合成器，以及它们如何影响ADF4157 ，
在本节中讨论。
低频应用
在RF输入规格为0.5 GHz的最低;
然而， RF频率低于此可用于提供
400 V / μs的最小转换速率规格满足。
适当的LVDS驱动器可使用方达射频
收到的信号被反馈给所述ADF4157 RF输入。该FIN1001
飞兆半导体就是这样一个LVDS驱动器。
滤波器设计的ADIsimPLL
过滤器的设计和分析程序可帮助用户
实现PLL设计。访问
www.analog.com/pll
一个免费的
下载的ADIsimPLL 软件。该软件的设计，
模拟和分析整个PLL频率域和
时域响应。各种无源和有源滤波器
体系结构是允许的。
分数马刺
在大多数的分数合成，小数杂散可以出现在
合成器的集合信道间隔。在ADF4157 ，
这些杂散不会出现。固定模量的高值
在ADF4157使得Σ- Δ调制器的量化误差
频谱的样子宽带噪声，从而有效地
分数杂散成噪音。
接口
该ADF4157有一个简单的SPI兼容串行接口
写入设备。 CLK ，DATA和LE控制数据
传输。当锁存使能（LE）为高电平时， 29位具有
被读入输入寄存器上的每个上升沿
SCLK被转移到相应的锁存器。参见图2
时序图和表6的闩真值表。
允许的最大串行时钟频率为20 MHz 。
整数边界马刺
射频VCO频率与PFD之间的相互作用
频率可能会导致被称为整数边界马刺马刺。
当这些频率不是整数倍关系（这是
分数N合成器的目的） ，刺激边带
在偏移的频率上出现的VCO输出频谱
对应的跳动音符或差频
在PFD的整数倍和VCO频率。
这些杂散被命名为整数边界杂散，因为他们是
上通道关闭到PFD的整数倍数更明显
其中差频可以是环路频带 - 内
宽度。这些杂散由环路滤波器衰减。
图7示出的整数边界杂散。 RF频率是
5800.25 MHz和PFD频率为25兆赫。整
边界骨刺是从载体250千赫兹处的整数倍
PFD频率（ 232 × 25兆赫= 5800兆赫） 。骨刺也
出现在上边带。
PCB设计准则芯片级
包
在芯片级封装（ CP -20）的土地是矩形的。
该印刷电路板的焊盘，这些应为0.1mm
比包地长度较长并于0.05mm更宽
包土地的宽度。地应集中于垫。
这确保了焊点尺寸的最大化。
在芯片规模封装的底部有一个中央的散热垫。
在印刷电路板的散热垫应至少
像这样大裸焊盘。在印刷电路板上，有
应至少为0.25毫米的热之间的间隙
焊盘和焊盘图案的内边缘。这确保了
避免短路。
散热通孔在印刷电路板的热被用来
垫，以改善封装的热性能。如果过孔
使用时，它们应该被纳入在散热垫
间距为1.2 mm 。所述通孔直径应介于0.3毫米
和0.33毫米，通过枪管应与1盎司待镀
铜通过堵塞。用户应连接打印
电路板的散热垫到AGND 。
参考热刺
参考杂散一般不会在小数N个问题
由于合成器基准偏移量是远远外循环
带宽。然而，任何引用穿心机制
绕过循环可能会引起问题。一个这样的
机制是片内基准水平低的馈通
开关噪声在通过RF
IN
针回VCO ，
产生参考杂散水平高达-90 dBc的。关怀
应采取的PCB布局，以确保VCO是
从输入基准井分离，以避免可能发生的
馈通路径上的电路板。
第0版|第18页20
