ADF4113HV
引脚配置和功能描述
R
设置1
CP
2
CPGND
3
AGND
4
R
鳍
B
5
R
鳍
A
6
AV
DD 7
REF
在8
16
15
V
P
DV
DD
MUXOUT
LE
数据
CLK
CE
DGND
06223-003
ADF4113HV
顶视图
（不按比例）
14
13
12
11
10
9
CPGND
AGND
AGND
RF
IN
B
RF
IN
A
1
2
3
4
5
20
19
18
17
16
销1
指标
CP
R
SET
V
P
DV
DD
DV
DD
ADF4113HV
顶视图
（不按比例）
15 MUXOUT
14 LE
13 DATA
12 CLK
11 CE
AV
DD
6
AV
DD
7
REF
IN
8
DGND 9
DGND 10
图3. TSSOP引脚配置
图4. LFCSP封装引脚配置
表5.引脚功能描述
TSSOP
PIN号
1
LFCSP
PIN号
19
助记符
R
SET
描述
在此引脚与CPGND之间的电阻设置最大电荷泵的输出电流。
标称电压电势在R
SET
引脚为0.56 V的ADF4113HV 。之间的关系
I
CP
和R
SET
我是
cpMax则
= 3/R
SET
。因此，其中R
SET
= 4.7kΩ的，我
cpMax则
= 640 μA.
电荷泵的输出。当启用时，该引脚提供±I
CP
到外部环路滤波器;反过来，这
驱动外部VCO 。
电荷泵地面。 CPGND是用于电荷泵的接地返回路径。
模拟地。这是预分频器的接地回路。
互补输入到RF预分频器。这点应该去耦至地平面以
一个小的旁路电容，通常为100 pF的。
输入到RF预分频器。这种小信号输入为交流耦合的VCO 。
模拟电源。电源范围可以从2.7 V至5.5 V.去耦电容的
模拟地平面应放置在尽可能靠近此引脚。 AV
DD
必须是相同的值
由于DV
DD
.
参考输入。该引脚是CMOS输入， V的标称门限
DD
/ 2，和等效
100 kΩ的输入电阻。这个输入可以从TTL或CMOS晶体振荡器来驱动，或者可以是
AC耦合。
数字地。
芯片使能。在这个引脚关断器件和逻辑低电平时，电荷泵输出
进入三态模式。以销高功率达因的状态的装置
关断位PD1 。
串行时钟输入。此串行时钟用于时钟的串行数据到寄存器。该数据是
锁存到在CLK的上升沿的24位移位寄存器。该输入是高阻抗CMOS
输入。
串行数据输入。串行数据被加载的MSB音响首先用两个LSB被控制位。这
输入是高阻抗CMOS输入。
负荷启用， CMOS输入。当LE变为高电平时，存储在移位寄存器中的数据被加载到
的四个锁存器中的一个;闩锁是使用控制位来选择。
多路输出。该多路输出允许使用的锁定检测，在缩放RF ，或
缩放基准频率可从外部访问。
数字电源。这可以从2.7 V至5.5 V.去耦电容到数字地面
平面（ 1μF ， 1NF）应放置在尽可能靠近此引脚。为了获得最佳性能，在1 μF
电容应放置在2毫米引脚。在1nF的电容的摆放是不太重要
但仍然应该在5毫米引脚。 DV
DD
必须具有相同的值的AV
DD
.
电荷泵电源。 V
P
范围从13.5 V可为16.5 V ，并应脱钩
适当。
2
3
4
5
6
7
20
1
2, 3
4
5
6, 7
CP
CPGND
AGND
RF
IN
B
RF
IN
A
AV
DD
8
8
REF
IN
9
10
9, 10
11
DGND
CE
11
12
CLK
12
13
14
15
13
14
15
16, 17
数据
LE
MUXOUT
DV
DD
16
18
V
P
第0版|第20页6
06223-004
