ADF4113HV
相位频率检测器（ PFD）和
电荷泵
在PFD输入端需要从R计数器和N计数器
产生一个输出正比于相位和频率
它们之间的区别。图17是一个简化示意图。
在PFD包括控制可编程延迟元件
反冲脉冲的宽度。该脉冲可确保
有在PFD的传递函数和微型无死区
mizes相位噪声和参考杂散。二位参考
计数器锁存器， ABP2和ABP1 ，控制脉冲的宽度。
参见图20.只建议设置为antiback-
睫毛脉冲宽度为7.2纳秒。
V
P
UP
收费
泵
模拟锁定检测
数字锁定检测
v计数器输出
N计数器输出
SDOUT
MUX
控制
DV
DD
MUXOUT
DGND
图18. MUXOUT电路
锁定检测
MUXOUT可以被编程为两种类型的锁的检测：
数字锁定检测和模拟锁定检测。
数字锁定检测为高电平有效。如果自民党在AB柜台
锁存器被设置为0，数字锁定检测被设置为高时，相
在5个连续相位检测器（PD ）的周期误差小于
10纳秒。与LDP设置为1，连续5次循环的小于
3ns的需要来设置锁定检测。它保持高电平，直到一个相
错误的任何后续PD周期检测大于25纳秒。
操作N沟道开漏，模拟锁定检测用
10 kΩ的标称外部上拉电阻。当锁已
检测，此输出为高电平窄的低脉冲。
高
D1
U1
Q1
R分频器
CLR1
可编程
延迟
U3
CP
ABP1
CLR2
高
D2
U2
N分频器
Q2
ABP2
下
输入移位寄存器
CPGND
R分频器
N分频器
06223-017
CP输出
图17. PFD的简化原理图和时序（锁）
该ADF4113HV数字部分包括一个24位输入移位
寄存器，一个14位R计数器和一个19位N计数器包括：
一个6位计数器和一个13位B计数器。数据移入
在CLK ， MSB的每个上升沿的24位移位寄存器第一位。
数据从移位寄存器传送到三个锁存器1
在LE的上升沿。目的地锁存由下式确定
在移位寄存器中的两个控制位（ C2，C1 ）的状态。
这些是两个LSB ， DB1和DB0 ，如示于图2 。
这些位的真值表如表6所示。图19
示出如何闩锁被编程的总结。
表6. C2，C1真值表
控制位
C2
C1
0
0
0
1
1
0
数据锁存器
v计数器
N计数器（ A和B）
锁存功能（包括预分频器）
MUXOUT和锁定检测
在ADF4113HV输出多路转换器，用户可以
访问该芯片上的各种内部点。 MUXOUT的状态
由M3 ，M2和M1的功能锁存控制。图22
显示了完整的真值表（功能锁定地图） 。图18示出了
以方框图形式的MUXOUT部分。
第0版|第10页20
06223-018
