W40S11-23
信令要求
如图
图2中，
有效数据比特被定义为稳定的逻辑
0或在时钟高电平1条件对数据线（逻辑1 ）
脉搏。一个时钟脉冲高电平期间，过渡数据线可
被解释为一个开始或停止脉冲（将被解释为
一开始或停止脉冲，如果启动/停止时序参数都是
满足） 。
写序列由“起始位”发起，如图
科幻gure
3.
A“停止位”表示传输已经结束。
如前面所指出的， W40S11-23发送“确认”
接收8个数据位中的每一个字节，如图后脉冲
图4中。
SDATA
SCLOCK
有效
数据
位
变化
数据所允许的
图2：串行数据总线有效数据位
SDATA
SCLOCK
开始
位
停止
位
图3.串行数据总线启动和停止位
5
