添加收藏夹  设为首页  深圳服务热线:13692101218  13751165337
51电子网联系电话:13692101218
位置:首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第132页 > ADC08B200 > ADC08B200 PDF资料 > ADC08B200 PDF资料1第23页
ADC08B200
拉低。再次PLL时,如果使用的话,需要20微秒
之后, PD引脚被拉低稳定。
该PLL保持活动状态时PDADC输入为高电平,以AL-
低数据采集的速度开始后PDADC是低
ERED 。停止输入时钟PDADC被调用时可以
造成损失的PLL锁定和一个比正常长的恢复
时间从PDADC 。
4.3主CLK引脚
虽然ADC08B200经过测试,其性能
保证具有200 MHz的时钟,其通常运行良好
用在电气字符显示时钟频率
开创性意义的表。
在时钟信号的低和高次能影响per-
formance任何A / D转换器。由于实现了精确的
占空比是困难的,在ADC08B200被设计为保持
表现在一系列占空比。虽然被指定,
和性能可保证具有50%的时钟占空比
和200 Msps的, ADC08B200性能通常main-
tained时钟高电平和低电平时间和时钟频率
范围在电表所示。需要注意的是时钟MIN-
imum低和高次可以不同时施加。
ADC时钟输入线应是一系列终止于
在该行,如果特性阻抗时钟源
时钟线比长
该RESET信号是异步的,并且应该是至少4个
采样时钟周期宽。如果没有RESET提供,芯片
在的开头产生它自己的内部复位信号
缓冲区写阶段。
4.5 OEDGE / TEN引脚
如果输出边沿选择输入为高电平时,数据输出转录
习得与DRDY输出的上升沿。如果此输入为
低电平时,数据输出用的下降沿过渡
DRDY 。迫使V的电位
A
/ 2 ,在此输入使
测试模式。有一个上拉电阻,在这个引脚,因此
该设备在该引脚解释浮动的输入是一个逻辑
高。看
第10.0节测试图案输出
对于
输出测试图案。
4.6 OE引脚
高水平的这个输出使能输入使能输出
缓冲区。在此输入的低电平将数字数据输出
引脚,包括DRDY输出,变成高阻抗状态。
注意事项:
虽然该器件具有三态输出, main-
泰宁最佳噪声性能,需要保持钙
pacitance上的数据输出引脚尽可能低。
因此,它是从未连接在输出引脚是个好主意
到一个总线。每个输出引脚应连接到一个单一的
输入用线尽可能短。
4.7缓冲区相关的引脚
片上缓冲器是在大小为1千字节( 1024字节),并且是
通过六(6 ) TTL - CMOS兼容的数字输入控制
销。
其中T
r
在时钟的上升时间和T
PROP
是传播速度
沿曲线的信号。典型吨
PROP
是大约150皮秒/英寸
在FR - 4电路板材料( 59皮秒/厘米)。
它始终是最好的,可取的做法是一个时钟源驱动引脚
单一目的地引脚最佳的信号完整性。但是,如果
时钟源用于驱动不止一个目的地
化, CLK引脚应交流终止了一系列RC
到地,使得电阻值等于所述字符
时钟线和电容器的值的teristic阻抗是
4.7.1 RCLK PIN
当捕捉缓冲器被激活,输入RCLK使用
读取缓冲器中的数据。的数据输出和EF
标志的过渡与RCLK的上升。
最好是停止的时候不读缓冲区到最小值,以在RCLK
其减到根据噪声性能的影响。 RCLK可能
停止在高或低状态。
4.7.2文宾
高水平的这写使能输入,使被令状数据
10到捕获缓冲区。一个字节中写入的上升
每个采样时钟。该输入可能会高异步。
4.7.3仁PIN
高水平的这个读使能输入,使读取数据
从捕获缓冲区。一个字节被读出与每一个上升
RCLK输入。这个信号应该去高同步的
RCLK输入和应该不高,而文输入为
高。如果该输入是高的,而文输入为高时,温
输入具有优先级和REN输入被忽略,不管
其中,这两个输入是高的第一位。这是不可能的读取
从缓冲器,同时,在写缓冲正在进行中。
4.7.4 ASW PIN
此自动停止收件输入具有双重功能。与写
启用缓冲,这ASW高时,此引脚充当
ASW (自动停止写入)输入,这会导致写入
缓冲停止一旦缓冲区满( FF高点) 。这可以防止
写"wrap around"和过写入的旧的数据。当
写缓冲器被禁止,该引脚被忽略。当
设备在测试模式下,此引脚用作输出边沿选择
输入与所描述的OEDGE / TEN输入功能。
4.7.5的BSIZE销
这两个缓冲区大小的输入引脚( BSIZE0和BSIZE1 )用于
选择所需要的缓冲器大小为应用程序或以逐
其中T
PROP
是信号传播速度下的时钟线,
"L"是线路长度和Z
O
是特性阻抗
的时钟线。的"L"的单位必须与兼容
的T台
PROP
。该终止应尽可能靠近
可能的,但内时, ADC08B200 1厘米
时钟引脚。此外,该终端应该超出
接收销从时钟源看去。对于FR-4板
材料,将C的值变
其中,L的单位为英寸,时钟线的长度。
4.4 RESET引脚
高水平的这个复位输入复位的所有控制逻辑
芯片,其中包括缓冲区的读取和写入计数器。在FF
输出低电平复位和EF标志复位后高的设备
复位。在写阶段调用复位会导致
缓冲器中的数据被破坏。在读取阶段复位
在完成之前停止读阶段。
23
www.national.com

深圳市碧威特网络技术有限公司