初步的技术数据
引脚配置和功能描述
BIN/2sCOMP
AV
DD
AV
SS
温度
REFGND
REFOUT
REFB
REFA
AD5762R
32
25
24
销1
指标
SYNC
SCLK
SDIN
SDO
CLR
LDAC
D0
D1
1
AD5762R
顶视图
（不按比例）
8
9
16
17
NC
NC
VOUTA
AGNDA
AGNDB
VOUTB
NC
NC
图6.引脚配置
表5.引脚功能描述
PIN号
1
2
3
4
5
1
6
助记符
SYNC
SCLK
SDIN
SDO
CLR
1
LDAC
描述
低电平输入有效。这是帧同步信号，用于串行接口。
当SYNC为低电平时，数据传送在SCLK的下降沿。
串行时钟输入。数据的时钟在SCLK的下降沿移位寄存器。
该工作时钟速率最高达30 MHz 。
串行数据输入。数据必须在SCLK的下降沿有效。
串行数据输出。从串行寄存器，以菊花链用于时钟或数据
回读模式。
下降沿触发输入。触发该引脚设置DAC寄存器为0x0000 。
加载DAC 。逻辑输入。这是用来更新DAC寄存器，因而
的模拟输出。当永久接为低电平，被寻址的DAC寄存器
更新在SYNC的上升沿。如果LDAC在写入周期保持高电平时，
DAC输入寄存器被更新，但输出的更新都将延迟到下降沿
的LDAC 。在这种模式下，所有的模拟输出可同时被更新的
LDAC下降的边缘。 LDAC引脚不能悬空。
D0和D1构成一个数字I / O端口。用户可以设置这些引脚设置为输入或输出
这是可配置的和可读通过串行接口。当配置为
输入时，这些引脚都具有内部弱上拉，以DV
CC
。当编程为
输出， D0和D1被DV引用
CC
和DGND 。
复位逻辑输出。这是由在所使用的片上电压监视输出
复位电路。如果需要的话，它可以用来控制其它系统组件。
复位逻辑输入。该输入允许从外部访问内部复位逻辑。
应用逻辑0到该输入钳位DAC输出为0V。在正常操作中，
RSTIN应该连接到逻辑1寄存器的值保持不变。
数字接地引脚。
数字电源引脚。电压范围为2.7 V至5.25 V
正模拟电源引脚。电压范围从11.4 V至16.5 V
接地参考点的模拟电路。
负模拟电源引脚。电压范围为-11.4 V至-16.5 V.
该引脚用于关联一个可选的外部电阻到AGND方案
的输出放大器的短路电流。请参考该功能部分
进一步的细节。
无内部连接
无内部连接
7, 8
D0, D1
9
10
RSTOUT
RSTIN
11
12
13, 31
14
15, 30
16
DGND
DV
CC
AV
DD
保护地
AV
SS
ISCC
17
18
NC
NC
RSTOUT
RSTIN
DGND
DV
CC
AV
DD
保护地
AV
SS
ISCC
牧师PRA |第11页33
