ADCMP551/ADCMP552/ADCMP553
应用信息
在ADCMP55x达到系列比较器是非常高的速度
设备。因此，高速设计技术必须是
为实现最佳性能。最关键
所有ADCMP55x设计方面是使用一个低阻抗的
接地平面。地平面，为多层电路板的一部分，
建议适当的高速性能。利用
在该电路的表面的连续的导电面
板可以创建此，使断裂处只为平面
必要的信号路径。接地平面提供了一种低
电感接地，以消除任何潜在的差异
不同的地面点在整个所造成的电路板
接地反弹。一个适当的接地平面也最大限度地减少了
在电路板寄生电容的影响。
同样重要的是要为电源提供旁路电容
供应在高速应用。一个1μF的电解旁路
电容应放置0.5英寸范围内的每个功率
电源引脚接地。这些电容减少任何潜在的
电压波动的电源。此外，一个10 nF
陶瓷电容应尽量靠近电源
引脚可能在ADCMP55x与地之间。这些电容器
作为高频率中的电荷储存器的设备
切换。
锁存使能输入为低电平有效（锁定） 。如果
闭锁功能没有被使用时，锁存使能输入引脚
可悬空。闩锁引脚的内部上拉电阻设置
锁存器为透明模式。如果锁存器将被使用的，有效的PECL
电压是必需的输入，用于正确的操作。该
PECL电压应参考V
CCI
.
偶尔，内有两个比较器中的一个
ADCMP551 / ADCMP552不被使用。未使用的输入端
比较器不应该被允许自由浮动。高内
增益可能导致输出振荡（可能影响
正被使用） ，除非输出被强制进入一个比较器
固定状态。这很容易通过确保两个实现
输入是至少一个二极管滴分开，同时也适当地
连接LATCH ENABLE和LATCH ENABLE输入
如先前所述。
最佳的性能实现了与使用适当的PECL
终端。在ADCMP55x达到的发射极开路输出
设计为通过50 Ω电阻将被终止
V
CCO
- 2.0 V或任何其他等效的PECL终止。如果高
高速PECL信号必须被发送超过一厘米，
可能需要微带线或带状线技术，以确保
适当的过渡时间，避免输出振荡。
时钟定时恢复
比较器通常用在数字系统中恢复时钟
定时信号。高速方波传送过
距离，甚至几十厘米，可以被扭曲，由于
杂散电容和电感。可怜的布局或不当
终止也可能导致在传输线上的反射，
进一步导致信号波形失真。一种高速
比较器可用于恢复失真波形
同时保持最低的延迟。
优化高速性能
正如任何高速比较器放大器，适当的设计
和布局的技术应被用来确保最佳
从ADCMP55x达到的性能。的性能极限
高速的电路可以很容易地寄生电容的结果，
不正确的接地阻抗，或者其他的布局问题。
最小阻力从源到输入是一个重要的
考虑最大化的高速运转
ADCMP55x达到。与等效组合源电阻
输入电容会导致在输入一个滞后的反应，从而
延迟的输出。该ADCMP55x达到的输入电容，
在从一个输入引脚的寄生电容，以组合
地面上，可能会导致相当于几个皮法
电容。 3 kΩ的源电阻和5 pF的组合
输入电容产生一个时间常数为15毫微秒，这是
比的500 ps的能力显著放缓
ADCMP55x达到。源阻抗应显著少
超过100 Ω以获得最佳性能。
插座应避免由于寄生电容和
电感。如果使用适当的高速技术，该
ADCMP55x应不会出现振荡，从当
通过切换阈值的比较器输入信号通过。
比较器传输延迟
分散
ADCMP55x经过特别设计，以减少
以上的输入过载范围内传播延迟色散
20 mV至1 V的传播延迟超速分散的
变化中的传播延迟所导致的变化
过激励的程度（多远的切换点被超过由
的输入）。总的结果是更高程度的定时的
由于ADCMP55x达到的精度远远输入敏感度较低
变化比大多数比较器的设计。
第0版|第11页16
