ADCMP551/ADCMP552/ADCMP553
时序信息
LATCH ENABLE
50%
LATCH ENABLE
t
S
t
H
t
PL
迪FF erential
输入电压
V
IN
V
OD
V
REF
± V
OS
t
PDL
Q输出
t
PLOH
50%
t
PDH
t
F
50%
Q输出
t
R
图17.系统时序图
图17示出了ADCMP55x达到家族的比较和锁存功能。表4描述了在图中的条款。
表4.时序说明
符号
t
PDH
t
PDL
t
PLOH
t
PLOL
t
H
t
PL
t
S
t
R
t
F
V
OD
定时
输入到输出的延迟高
输入到输出的低时延
锁存使能输出高延迟
锁存使能输出低时延
最小保持时间
最小锁存使能脉冲宽度
最小建立时间
输出上升时间
输出下降时间
电压OVERDRIVE
描述
从时间测得的传播延迟的输入信号越过基准（ ±所述
输入偏移电压）的输出由低到高转变的50％点
从时间测得的传播延迟的输入信号越过基准（ ±所述
输入失调电压）输出高电平到低电平的跳变的50％点
从锁存的50％的点测得的传播延迟使能信号从低到高
过渡到一个输出由低到高的转变的50％点
从锁存的50％的点测得的传播延迟使能信号从低到高
过渡到一个输出高电平到低电平的跳变的50％点
后闩锁的负跳变的最小时间使能信号，该输入信号
必须保持不变，以获取和保持在输出端
最短时间锁存使能信号必须足够高才能获得一个输入信号的变化
之前的最小时间锁存器的负跳变使能信号为输入的
要获取并在输出保持信号的变化，必须存在
的时间量需要从低转换到高的输出作为在所述测定
20％和80 ％的点
的时间量需要从高转变到低输出时测得的
20％和80 ％的点
差分输入和参考输入电压之间的差
第0版|第10页16
04722-016
t
PLOL
