AD9889B
PCB布局建议
该AD9889B是一款高精度，高速模拟设备。如
这样，为了获得从零件的最大性能，它是
重要的是要有一个好的布线。
初步的技术数据
其它输入信号
将HPD必须被连接到HDMI连接器。一个10kΩ
下拉电阻到地还建议。
在PD / A0输入引脚可以连接到GND或供应
（通过一个电阻器或一个控制信号）。设备地址和
掉电极性由PD / A0引脚时的状态设置
该AD9889B耗材应用/功能。例如，如果
PD / A0引脚为低电平时（当电源被接通），则
器件地址为0x72和掉电为高电平有效。如果
PD / A0引脚为高电平时（当电源被接通） ，该装置
地址0x7A和掉电为低电平有效。
SCL和SDA引脚应连接到I
2
C中间。
建议2 kΩ的上拉电阻，以1.8 V或3.3 V 。
电源旁路
因此建议以绕过每一个电源端子与
0.1 μF电容。唯一的例外是当两个或更多的供应
引脚是彼此相邻的。对于这些分组
功率/理由，有必要仅具有一个旁路
电容。其基本思想是有一个旁路电容
内的每个电源引脚的约0.5cm 。另外，避免将
电容器上的印刷电路板的距离相对侧
AD9889B ，作为器插入路径中的电阻通路。
旁路电容应之间的物理位置
电源平面和电源引脚。当前应该从流
电源面到电容器的电源引脚。不作
电容器和电源引脚之间的电源连接。
通过下方的电容焊盘放置，下至电源
面，一般是最好的办法。
它维持低噪声和良好的尤为重要
PVDD （ PLL电源）的稳定性。在PVDD突然变化
可导致在取样时钟相位相同的突变
和频率。这可避免通过注意
调节，滤波和旁路。它是提供最佳实践
独立的稳压电源为每个模拟电路
团体（ AVDD和PVDD ） 。
此外，还建议使用一个接地层
整板。经验一再表明，
噪声性能是相同的或具有单一更好
接地平面。使用多个接地层可以detri-
精神，因为每个单独的接地平面是较小的，并且
长接地回路可能导致。
外部电阻SWING
外部摆动电阻必须直接连接到
EXT_SWG引脚和地。外摆电阻必须
具有887 Ω （ ± 1 ％容限）的值。避免在任何高
速度AC或旁边嘈杂的信号，或接近时， EXT_SWG引脚。
输出信号
TMDS输出信号
该AD9889B有三个TMDS数据通道（ 0,1，和2 ），该
输出信号达800 MHz以及TMDS的输出数据
时钟。为了最小化信道至信道偏移，使
这些信号相同的走线长度。此外，这些痕迹
需要有一个50 Ω特性阻抗和需
路由为100 Ω差分对。最佳实践建议
路由顶端的PCB层避免了使用通孔在这些线路上。
其他的输出信号（非TMDS）
DDCSCL和DDCSDA
该DDCSCL和DDCSDA输出需要有一个最小
电容负载的数量，以确保最佳的信号完整性。
该DDCSCL和DDCSDA电容负载必须小于
比为50 pF满足HDMI一致性规范。该
DDCSCL和DDCSDA必须连接到HDMI
连接器和一个上拉电阻到5V是必需的。上拉
电阻必须具有1.5 kΩ和2 kΩ的之间的值。
数字输入
视频和音频数据输入信号
在AD9889B数字输入设计工作
信号范围为1.8 V至3.3 V逻辑电平。因此，无
额外的组件需要使用3.3 V逻辑时，以复加。
，获取到时钟输入（标CLK）跟踪任何噪音
增加了抖动的系统。因此，最小化的视频时钟
输入端（引脚6 ： CLK）走线长度和不运行任何数字或
其他高频率的痕迹在它附近。确保匹配
将输入数据信号的长度，以优化数据采集，
特别是对于高频模式，如1080p和UXGA的
和双倍数据速率的输入格式。
INT引脚
INT引脚应连接到微输出
控制器的系统。一个上拉电阻，以1.8 V或3.3 V是
需要进行适当的操作，推荐值是2千欧。
MCL和MDA
在MCL和MDA的输出应连接到
EEPROM包含HDCP密钥（如果HDCP实现） 。
推荐的2 kΩ上拉电阻。
牧师PRA |第10页12
