位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1832页 > AD9863BCPZRL-501 > AD9863BCPZRL-501 PDF资料 > AD9863BCPZRL-501 PDF资料1第25页
AD9863
缓冲发射机时钟输出（从IFACE3针）等于2 ×的
DAC的更新速率;每个交错的Tx样品1个上升沿。
从L12总线输出交错接收数据。
Rx_A输出时IFACE2 （或RxSYNC ）逻辑电平为低电平。
Rx_B输出时IFACE2 （或RxSYNC ）逻辑电平=高。
请注意以下有关FD模式的接收路径：
ADC CLK股利寄存器可以用来划分下来
时钟驱动ADC ，它接受高达50 MHz 。
最大的ADC采样率= 50 MSPS。
在接收路径的输出数据速率为2× ADC的采样速率
（交错） 。
Rx_A输出时IFACE2逻辑电平为低电平。
Rx_B输出时IFACE2逻辑电平=高。
HD24模式
半双工， 24位并行输出模式， HD24 ，能够
使用模式引脚或通过SPI编程配置。
HD24模式支持半双工操作只有和能
接口到一个单一的24位数据总线（两个平行的12位总线） 。
无论是U12和L12公共汽车上使用的AD9863 。逻辑
发送/接收切换（通过IFACE1引脚控制）的水平
用于配置总线为Rx输出（ RX操作过程中）
或输入的Tx （ Tx操作，期间） 。单引脚用于
输出的时钟为Rx和Tx数据锁存（从IFACE3
针）的切换，这取决于哪个路径被启用。
以下说明提供了HD24的一般说明
模式配置。欲了解更多信息，请参阅表15 。
请注意以下有关HD24模式的Tx路径：
1×插值速率， 2 ×或4×可被编程
与模式引脚或SPI 。
最大DAC更新速率为200 MSPS 。
最大的Tx输入数据速率= 160 MSPS /通道与旁路
内插滤波器， 100 MSPS的2倍插值，或者
50 MSPS的4倍插值。
Tx_A DAC数据被从U12的总线接受; Tx_B DAC
数据从L12总线接受。
HD12模式
半双工，12位交织的输出模式， HD12 ，能够
使用模式引脚或SPI配置。
HD12模式支持半双工操作只有和能
接口到一个12位数据总线与独立Rx和Tx
同步引脚（ RxSYNC和TxSYNC ） 。无论是U12
和L12公共汽车上使用的AD9863 ，但其中的逻辑电平
TX / RX选择器可用于（通过IFACE1引脚控制）
禁用和三态未使用的总线，允许U12和L12为
连接在一起。未使用的总线的MSB充当RxSYNC
或TxSYNC （ RX操作过程中） （期间的Tx操作） 。一
单个引脚用于输出时钟为Rx和Tx数据
闩锁（从IFACE3销）的切换，这取决于
路径被启用。 HD12模式要求的2倍或4倍插值。
以下说明提供了HD12的一般说明
模式配置。欲了解更多信息，请参阅表15 。
请注意以下有关HD12模式的Tx路径：
的2倍或4倍的内插率可以被编程
模式引脚或SPI 。
接受了U12总线交错Tx数据， L12总线MSB
作为TxSYNC 。
最大DAC更新速率为200 MSPS 。
最大的Tx输入数据速率= 80 MSPS /通道（ 160 MSPS
交错） 。
TxSYNC用于引导的Tx输入的数据。
TxSYNC =高电平表示道Tx_A数据。
TxSYNC =低指示通道Tx_B数据。
请注意以下有关HD24模式的接收路径：
ADC CLK股利寄存器可以用来划分下来
时钟驱动ADC ，它接受高达50 MHz 。
最大的ADC采样率= 50 MSPS。
该Rx_A输出数据是关于L12总线输出;在Rx_B
输出数据是关于U12总线输出。
复制模式
复制模式是一个接口模式，提供了类似的
在半双工模式下使用时的接口的AD9860 。这
模式需要SPI配置。
克隆模式提供并行Rx数据输出（24位） ，而在
接收模式，并且它接受交错的Tx数据（12位），而在的Tx
模式。无论是U12和L12公共汽车上使用的AD9863 。
所述的Tx / Rx选择器的逻辑电平（通过受控
IFACE1销）用于配置总线，用于接收输出
（在接收操作）或输入的Tx （ Tx操作，期间） 。一
单个引脚用于输出时钟为Rx和Tx数据
（从IFACE3销）闭锁，这取决于哪个路径是
启用。复制模式需要2倍或4倍插值。
版本A |页40 25
请注意以下有关HD12模式的接收路径：
ADC CLK股利寄存器可以用来划分下来
时钟驱动ADC ，它接受高达50 MHz 。
最大的ADC采样率= 50 MSPS。
输出数据速率= 2× ADC的采样速率。
