AD9510
t
S
CSB
t
H
t
CLK
t
HI
SCLK
t
LO
t
DS
t
DH
SDIO
BI
BI N + 1
05046-040
图51.串行控制端口时序，写
表22.串行控制端口时序
参数
t
DS
t
DH
t
CLK
t
S
t
H
t
HI
t
LO
描述
之间的数据和SCLK的上升沿建立时间
保持时间之间的数据和SCLK的上升沿
时钟周期
公务员事务局和SCLK之间的建立时间
公务员事务局举办和SCLK之间的时间
最低时期， SCLK应处于逻辑高电平状态
最低时期， SCLK应处于逻辑低状态
CSB摇头，用以显示
完整的周期
CSB
16指令位+ 8个数据位
SCLK
t
威尔斯亲王医院
16指令位+ 8个数据位
SDIO
通信周期1
通信周期2
05046-067
时序图连续两次CUMMUNICATION单车。需要注意的是公务员事务局MUST
切换为高后低在通信周期完成。
图52.使用CSB来定义通信周期
版本A |第45页60
