AD9380
水平同步领先优势。如果发生在VSYNC前沿
象限2象限或3 ，则该字段被设置为1 ，并在输出
VSYNC的前缘被置于线的中心。在这
这样，垂直同步滤波器产生一个可预测的相对位置
HSYNC和VSYNC之间在输出边缘。
如果附近发生的HSYNC边缘垂直同步，这保证了
该VSYNC边缘遵循HSYNC边缘。这将执行
过滤还在于，它需要至少64之间行
VSYNCs 。该VSYNC过滤器清除多余的脉冲
可能发生在垂直同步。这应该是随时启用
在HSYNC / VSYNC计数使用。该位设置为0禁用
在VSYNC过滤器。该位设置为1使能VSYNC过滤器。
开机默认为0 。
0X24位[ 6 ] VSYNC输出极性
该位设置VSYNC输出（ DVI两者的极性和
模拟） 。该位设置为0设置VSYNC输出有效
低。该位设置为1设置VSYNC输出高电平有效。
上电默认设置为1 。
0X24位[ 5 ]显示使能输出极性
该位设置为显示使能（DE ）的极性
DVI和模拟。 0 = DE输出极性为负。 1 = DE
输出极性为正。上电时默认为1 。
0X24位[ 4 ]字段输出极性（ DVI和模拟）
该位设置在引脚21场输出信号的极性。
0 =低电平=偶数场;高电平=奇数场。 1 =有效
低=奇数场;高电平=偶数场。上电时默认
设置为1 。
0×21位[ 4 ] VSYNC时间启用
这使得它设计成垂直同步持续时间块
用于与垂直同步滤波器。 0 =离开VSYNC输出
持续时间不变。 1 =一套基于VSYNC输出持续时间
在注册0x22符号。上电时默认为0 。
0X24位[ 3 ] SOG输出极性
该位设置的SOGOUT信号（仅模拟）的极性。
0 =低电平有效。 1 =高电平有效。上电时默认设置为1 。
0×21位[ 3 ]偏移自动钳位模式
该位指定是否自动偏移测量发生
在夹具或10或16个时钟周期之后。该测量
换货需要6个时钟周期。 0 =自动偏移测量需要
在钳时期占有一席之地。 1 =自动偏移测量设置
通过为0x21 ， 2位默认值= 1 。
0X24 -位[ 2 ： 1 ] SOG输出选择
这些寄存器位控制在SOGOUT引脚输出。
选项是由限幅器的原始的SOG （这是外部器件了
来自同步限幅器产生的cessed SOG信号） ，生
HSYNC，从同步过滤器再生的同步，从而可以
生成丢失同步，因为滑行或辍学，或对
同步过滤排除未发生与 - 外来同步
在同步滤波器窗口。上电时默认设置为11 。
表16. SOGOUT极性设置
SOGOUT SELECT
00
01
10
11
功能
原料来自SOG同步限幅器（ SOG0或SOG1 ）
原HSYNC （ HSYNC0或HSYNC1 ）
从同步过滤器再生同步
HSYNC到PLL
0×21位[ 2 ]偏移自动夹紧长度
该位设置延时夹具期结束后
为AO测量。该位只有在注册有效期为0x21 ，
位3 = 1 0 =延迟为10个时钟周期。 1 =延迟为16个时钟
周期。默认值= 1 。
0x22符号，位[7： 0]的VSYNC时间
这是用于设置VSYNC的输出持续时间，并且是
设计为与垂直同步滤波器使用。这是有效的，如果仅
寄存器0×21 ，第4位被设置为1电默认为4 。
0X24位[ 0 ]输出时钟反转
该位使输出时钟的反转所指定的
寄存器0x25 ，位7位6 0 =同相时钟。 1 =反转
时钟。上电时默认设置为0 。
0x23 -位[7： 0]的HSYNC持续时间
一个8位的寄存器，用于设置水平同步输出的持续时间
脉搏。水平同步输出的前缘被触发
内部产生的，相位调整PLL反馈时钟。
的AD9380然后计数若干像素时钟等于
在该寄存器中的值。此触发的后缘
HSYNC的输出，这也是相位调整。该电
默认值是32 。
0x25 ，位[7 ： 6 ]输出时钟选择
这些位选择上DATACK引脚的时钟输出。他们
包括了1/ 2×时钟，一个2×时钟，一个90 °相移的时钟，或
正常象素时钟。上电时默认设置为01 。
表17.输出时钟选择
SELECT
00
01
10
11
结果
½× pixel clock
1 ×像素时钟
2 ×像素时钟
90 °相位1 ×像素时钟
0X24位[ 7 ] HSYNC输出极性
该位设置HSYNC输出的极性。设置此位
0设定的HSYNC输出到低电平有效。该位设置为1
设置HSYNC输出高电平有效。上电默认设置
设置为1 。
第0版|第42页60
