位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第993页 > AD7264BCPZ-5-RL7 > AD7264BCPZ-5-RL7 PDF资料 > AD7264BCPZ-5-RL7 PDF资料1第25页
AD7264
校准
内部失调校准
的AD7264允许用户校准装置的偏移
使用CAL引脚。这是通过在CAL引脚设置为实现
高逻辑电平，从而启动对下一个CS上的校准
下降沿。校准需要一个完整的转换周期，
它包含一个CS下降沿后19个SCLK周期。
在CAL引脚可以保持高电平的时间超过一个转换，如果
需要的话，和AD7264继续进行校准。
在CAL引脚应被驱动为高电平，只有当CS引脚
高或后19个SCLK周期已经过去了，当CS为低电平，即
是，转换之间。在CAL引脚必须驱动为高电平吨
12
前CS变低。如果CS引脚变为低电平吨前
12
过后，将
校准结果将是不准确的当前转换;
如果CAL引脚保持高电平，后续校准转换
锡安是正确的。如果在CAL引脚期间设定为逻辑高状态
转换，即转换结果被损坏。
如果CAL引脚一直保持高电平至少一个
转化率和当t
12
和T
11
一直坚持的
校准是19后的完整
th
SCLK的周期和在CAL
针可被驱动到逻辑低状态。下一个CS下降沿
之后， CAL引脚已驱动为低电平逻辑状态不启动
所述差分模拟输入信号为两者的转换
ADC A和B. ADC
可替换地，所述控制寄存器可用于启动一个
偏移校准。这是通过设置在CAL位完成
控制寄存器为1，然后对下一个开始的校准
CS下降沿，但目前的转换已损坏。该
在AD7264模数转换器必须保持完全加电到
完成内部校准。
的AD7264寄存器存储的偏移值，它可以很容易地
用户访问（请参阅从寄存器部分阅读） 。
当该装置的校准，所述差分模拟输入
对于每个相应的ADC被短接在一起的内部和一
转换。数字代码表示偏移是
存储在内部的偏移量寄存器，并且随后转换
锡安结果该测量偏差删除。
当AD7264进行校准，校准结果保存在
内部设备寄存器仅用于特定的相关
PGA增益校准的时间选择。如果PGA增益
改变， AD7264必须重新校准。如果该设备是不
当PGA增益变化重新校准，偏移量为
先前的增益设置继续被从数字除去
输出代码中，这可能会导致不准确。
可被校准的偏移范围为± 500 LSB处的增益
1.最大偏置电压可被校准为是
减少作为PGA的增益增大。
表12详细描述了最大偏移电压，可以是
由AD7264而不损害可除去
数字输出代码范围。所述至少显著比特大小是
AV
CC
/2
位
，即5 / 16,384或305 μV的AD7264 。该
最大可移动偏置电压由下式给出
±
500 LSB
×
305 μV
收益
表12.偏置电压范围
收益
1
2
3
32
最大可移动偏移电压
± 152.5 mV的
± 76.25毫伏
± 50.83毫伏
± 4.765 mV的
t
11
t
12
CAL
t
8
CS
t
2
SCLK
1
2
3
19
20
21
32
33
1
2
3
19
20
21
t
7
图36.校准时序图
版本A |页32 25
06732-035
t
6
