时序图
（续）
TL 11437 -12
DAC的写入MSB第一
DAC1被写入第一然后数模转换器2 3,4
图2写入所有的DAC与输出端更新（ AU
e
1 ） 10 MHz最大CLK率
TL 11437 - 13
图3读一个DAC DO LSB首先做的更改在CLK的下降沿（ AU
e
1 ） 5 MHz最大CLK率
TL 11437 - 14
DAC1首先然后读取的DAC 2 3,4
图4阅读所有DAC DO LSB首先做的改变CLK下降沿（ AU
e
1 ） 5 MHz最大CLK率
7
