飞思卡尔半导体公司
.
动态电气特性
特征条件4.5 V下注意
≤
V
DD
≤
5.5 V, 9.0 V
≤
V
PWR
≤
16 V ， -40°C
≤
T
A
≤
125 ℃，除非另有说明。典型
注意值反映的近似参数的意思是在T
A
= 25℃下的额定条件，除非另有说明。
特征
符号
民
典型值
最大
单位
数字接口时序
复位所需的低状态持续时间（ VIL < 0.2 VDD ） （注31 ）
CS下降边缘到SCLK的上升沿（必需设置时间）
SCLK下降沿边缘瑞星CS的边缘（用于设置时间）
SI到SCLK下降沿的边沿（用于设置时间）
SCLK下降沿边缘以SI （要求保持时间）
t
W（ RST ）
t
领导
t
LAG
t
SI （ SU ）
t
SI （ HOLD ）
t
R（ SO ）
t
F（ SO ）
t
R（ SI ）
t
F（ SI ）
t
SO （ EN ）
t
SO （ DIS ）
t
有效
—
65
105
—
—
—
—
—
—
—
—
—
—
—
50
50
50
25
25
25
25
—
—
—
—
167
167
167
83
83
50
50
50
50
110
110
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
飞思卡尔半导体公司...
SO上升时间（ CL = 200 pF的）
SO下降时间（ CL = 200 pF的）
SI ， CS ， SCLK ，输入信号上升时间（注32 ）
SI ， CS ， SCLK ，输入信号下降时间（注32 ）
从CS下降沿时间如此之低阻抗（注33 ）
从CS上升沿时间如此之高阻抗（注34 ）
从SCLK的上升沿时刻以SO数据有效（注35 ）
0.2 VDD < SO > 0.8 VDD ， CL = 200 pF的
注意事项：
31.
32.
33.
34.
35.
RST测量的低持续时间启用，并会关闭或禁用状态输出。
上升和下降的传入SI ， CS的时候，和SCLK信号，建议设计考虑，以防止双脉冲的发生。
所需的输出状态数据的时间可以运用在SO引脚。
在SO引脚将被终止所需的输出状态数据的时间。
所需时间获得有效数据从SO以下SCLK的上升。见（注4 ） 。
摩托罗拉模拟集成电路设备数据
欲了解更多有关该产品，
转到： www.freescale.com
33291
9
