LTC2430/LTC2431
应用S我FOR ATIO
内部上拉不可恢复SCK为逻辑
HIGH状态。这将导致器件退出内部
串行时钟模式CS的下一个下降沿。这可以
可以避免通过增加一个外部10k的上拉电阻，以
SCK引脚或从未当CS为高电平时， SCK为低。
当SCK为低时， LTC2430 / LTC2431的内部
拉引脚SCK被禁用。通常情况下， SCK是不是克斯特
应受驱动的，如果设备是在内部SCK的定时模式。
然而，某些应用可能需要一个外部
司机SCK 。如果驾驶者继续高阻输出低电平后，
信号时， LTC2430 / LTC2431的内部上拉遗体
禁用。因此， SCK保持低电平。在接下来的下落
连拍的边缘，该装置被切换到外部SCK的定时
模式。通过增加一个外部10k的上拉电阻，以SCK，
该引脚变为高电平，一旦外部驱动器变为高阻。上
下一个CS下降沿，器件将保持在在 -
ternal SCK时钟模式。
在睡眠状态时，可能会出现类似的情况
CS是脉冲高 - 低 - 高，为了测试转换
锡永的状态。如果设备处于睡眠状态（EOC = 0），
SCK将变低。当CS变为高电平（时间内
以上为t期定义
EOCtest
） ，在内部上拉为
激活。有关SCK引脚上的高容性负载时，
内部上拉可能是不够的，以SCK返回一个
参考
电压
0.1V至V
CC
模拟输入范围
–0.5V
REF
到0.5V
REF
CS
SDO
23位
EOC
22位
位21
SIG
SCK
（内部）
转变
数据输出
转变
2431 F10
图10.内部串行时钟， CS = 0连续运行
24301f
20
U
CS之前高电平再次变低。这不是一个问题
正常情况后，其中CS保持低电平下
检测EOC = 0，这种情况很容易被克服
增加一个外部10K上拉电阻，以SCK引脚。
内部串行时钟， 2线I / O，
连续转换
此计时模式使用2线，所有输出（ SCK和SDO ）
界面。转换结果被移出该装置的
通过内部产生的串行时钟（SCK）信号，见
图10的CS可以永久地连接到地， simpli-
fying用户界面或隔离屏障。
内部串行时钟模式被选择时的所述端
上电复位（ POR ）周期。上电复位周期结束
V后约1毫秒
CC
超过2V 。内部弱
拉是在上电复位周期有效;因此，该
内部串行时钟定时模式，自动选择
如果SCK没有外部驱动为低电平（如果SCK加载等
该内部上拉不拉引脚为高电平时，
外部SCK的模式将被选择） 。
在转换时， SCK和串行数据输出
引脚（ SDO ）高（ EOC = 1 ） 。一旦转换
完成后， SCK和SDO变为低电平（ EOC = 0 ）表示
转换已完成，设备已进入
2.7V至5.5V
1F
V
CC
LTC2430/
LTC2431
REF
+
REF
–
IN
+
IN
–
V
CC
W
U U
F
O
= 50Hz的抑制
=外部振荡器
= 60Hz抑制
SCK
2线I / O
SDO
CS
GND
20位
最高位
19位
18位
位0
最低位
