LTC2430/LTC2431
应用S我FOR ATIO
串行数据输出引脚（ SDO ）为Hi -Z只要是CS
HIGH 。在转换期间的任何时间， CS可以是
为了监视转换器的状态拉低。
一旦CS被拉低， SCK变为低电平， EOC输出
在SDO引脚。 EOC = 1，而转换过程中
和EOC = 0，如果该设备处于休眠状态。
当测试EOC ，如果转换结束（ EOC = 0 ） ，
该设备将退出睡眠状态，然后输入数据输出
状态，如果CS仍然很低。为了允许该装置
返回到低功率休眠状态中， CS必须拉
高SCK的第一个科幻上升沿之前。在内部
SCK时钟模式， SCK变为高电平，器件开始
在时间t输出的数据
EOCtest
CS的下降沿之后
（如果EOC = 0）或叔
EOCtest
之后， EOC变为低电平（如果CS为低电平
EOC的下降沿时） 。 t的值
EOCtest
为23μs
如果该设备在使用其内部振荡器（F
O
=逻辑低
或高） 。若F
O
是由一个外部振荡器驱动
频率f
EOSC
，则T
EOCtest
3.6 /女
EOSC
。如果CS拉
前时间t HIGH
EOCtest
，设备返回到睡眠
状态。转换结果在内部静态举行
移位寄存器。
2.7V至5.5V
1F
V
CC
参考
电压
0.1V至V
CC
模拟输入范围
–0.5V
REF
到0.5V
REF
＆ GT ;吨
EOCtest
CS
测试EOC
＆ LT ;吨
EOCtest
位0
SDO
高阻
EOC
高阻
23位
EOC
高阻
高阻
SCK
（内部）
睡觉
数据
产量
转变
睡觉
睡觉
测试EOC
（可选）
数据输出
转变
2431 F09
图9.内部串行时钟，减少了数据输出长度
24301f
U
如果CS保持低电平长于吨
EOCtest
，该网络首先上升
会发生SCK的边缘和转换结果是串联
移出SDO引脚。该数据输出周期的开始上
SCK的这个第一个上升沿和24日结束后，
上升沿。数据被移出SDO引脚上的每个下落
SCK的边缘。内部产生串行时钟输出
在SCK引脚。这个信号可以被用于移
转换结果的外部电路。 EOC可
锁定在SCK的第一个上升沿和的最后位
在SCK的第24个上升沿转换结果。后
第24个上升沿， SDO变高（ EOC = 1）， SCK保持
高一新的转换开始。
通常情况下， CS中的数据输出状态仍然很低。
然而，数据输出状态可以通过拉动被中止
CS高随时之间的第一和第24个上升沿
SCK，参见图9.在CS中，该装置的上升沿
中止的数据输出状态，并立即启动
新的转换。这是不需要的系统很有用
输出数据的全部24位，放弃无效的转换
周期，或同步转换的开始。如果是CS
拉高，而转换器驱动SCK低电平时，
V
CC
V
CC
W
U U
F
O
LTC2430/
LTC2431
REF
+
REF
–
IN
+
IN
–
GND
SDO
CS
SCK
= 50Hz的抑制
=外部振荡器
= 60Hz抑制
10k
3-WIRE
SPI接口
22位
位21
SIG
20位
最高位
19位
18位
8位
测试EOC
高阻
19
