位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第118页 > CY7C68001-56LFC > CY7C68001-56LFC PDF资料 > CY7C68001-56LFC PDF资料2第13页
为
为
CY7C68001
表6-1 。
SX2
引脚德网络nitions
（续）
QFN SSOP
针
针
1
2
29
30
31
13
8
9
36
37
38
20
名字
SLRD
SLWR
FLAGA
FLAGB
FLAGC
IFCLK
TYPE
输入
输入
产量
产量
产量
I / O / Z
默认
不适用
不适用
H
H
H
Z
描述
SLRD
在输入只读频闪具有可编程极性（ POLAR.3 ）为
连接到FD从属的FIFO [7：0 ]或FD [ 15：0] 。
SLWR
是仅输入写选通具有可编程极性（ POLAR.2 ）的
连接到FD的Slave FIFO [7：0 ]或FD [ 15：0] 。
FLAGA
是可编程的Slave FIFO输出状态标志信号。
默认为PF的FIFO通过FIFOADR [ 2 ： 0 ]引脚选择。
FLAGB
是可编程的Slave FIFO输出状态标志信号。
默认为全为FIFO通过FIFOADR选择了[ 2 ： 0 ]引脚。
FLAGC
是可编程的Slave FIFO输出状态标志信号。
默认为空通过FIFOADR [ 2 ： 0 ]选择的FIFO引脚。
接口时钟，
用于同步的时钟数据移入或移出所述从站的
FIFO中。 IFCLK还充当所有从属FIFO的控制信号的时序参考。
当使用内部时钟参考（ IFCONFIG.7 = 1） IFCLK引脚可
通过设置位IFCONFIG.5和IFCONFIG.6配置为输出30/48兆赫。
IFCLK可以通过设置位IFCONFIG.4 = 1反转。可编程极性。
版权所有。
必须连接到地。
USB唤醒。
如果
SX2
在暂停，触发该引脚会启动振荡器
并中断
SX2
以允许其退出挂起模式。在正常
操作时，拿着WAKEUP断言抑制
SX2
从悬浮芯片。这
引脚可编程极性（ POLAR.7 ） 。
I
2
时钟。
连接到V
CC
用2.2K - 10千欧姆的电阻，即使没有我
2
C
EEPROM连接。
I
2
C数据。
连接到V
CC
用2.2K - 10千欧姆的电阻，即使没有我
2
EEPROM
附后。
V
CC
。连接到3.3V电源。
V
CC
。连接到3.3V电源。
V
CC
。连接到3.3V电源。
V
CC
。连接到3.3V电源。
V
CC
。连接到3.3V电源。
V
CC
。连接到3.3V电源。
V
CC
。连接到3.3V电源。
连接到地面。
连接到地面。
连接到地面。
连接到地面。
连接到地面。
连接到地面。
连接到地面。
14
44
21
51
版权所有
唤醒
输入
输入
不适用
不适用
15
16
22
23
SCL
SDA
OD
OD
Z
Z
55
7
11
17
27
32
43
53
56
10
12
26
28
41
6
14
18
24
34
39
50
4
7
17
19
33
35
48
V
CC
V
CC
V
CC
V
CC
V
CC
V
CC
V
CC
GND
GND
GND
GND
GND
GND
GND
动力
动力
动力
动力
动力
动力
动力
地
地
地
地
地
地
地
不适用
不适用
不适用
不适用
不适用
不适用
不适用
不适用
不适用
不适用
不适用
不适用
不适用
不适用
文件编号： 38-08013牧师* E
第13页共42
