LM4934
对PLL编程其它注意事项
（续）
选择一个小范围P ，使得VCO频率被偏移45至55MHz的（或60-80MHz如果VCOFAST时） 。
请记住， P分频器可以通过半整数分。因此，对于p = 4.0
→
7.0 2.5扫M个输入
→
24.最
准确的N和N_MOD可以计算：
N = FLOOR（ （ （个Fout /翅片）*（ P * M） ），1）
N_MOD = ROUND（ 32 * （（（ （个Fout ） /翅片）*（ P * M）-N ），0）
这说明，设定M = 11.5 ， N = 75 N_MOD = 47 ，P = 7给出了刚刚超过1MHz时，一个VCO频率的频率比较
的正下方为80MHz （所以VCO_FAST必须设置）和11.289596一个输出频率，它给出的采样速率
44.099985443kHz ，或者精确到0.33 ppm的。
当同步数据的同步是不可能的，即当该PLL具有在上述中使用必须小心
模式。在I2S应在LM4934主，这样需要数据源可以支持相应的SRC 。该方法
应该只使用数据被读出按需用于消除采样率不匹配的问题。
其中一个系统时钟存在于所要求的DAC时钟速率的整数倍，最好使用本而非锁相环。
的LM4934被设计在8,12,16,24,32工作，和48kHz的模式从一个12MHz的时钟，而无需使用PLL的。这样可以节省
功耗并减小时钟抖动。
时钟配置寄存器
此寄存器用来控制多路复用器和时钟R分频器的时钟模块。
CLOCK （ 09H ） （套装=逻辑1 ，清除=逻辑0 ）
位
0
注册
Fast_clock
0
1
1
PLL_INPUT
PLL_INPUT
0
1
DAC_CLK_SEL
2
AUDIO_CLK_SEL
0
1
3
7:4
PLL_ENABLE
R_DIV
R_DIV
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
程序R分频器
分频值
1
1
1.5
2
2.5
3
3.5
4
4.5
5
5.5
6
6.5
7
7.5
8
Fast_clock
描述
如果设置主时钟进行二分频。
MCLK频率
正常
除以2
PLL的输入源
MCLK
I2S输入时钟
DAC子系统
输入源
PLL输入
PLL输出
节目PLL输入多路复用器来选择：
该时钟被传递到音频子系统选择
如果设置启用PLL 。 （仅适用于模式4-7 ）
www.national.com
22
