LM4934
系统控制
MONO_IN_GAIN_2
ANA_L_GAIN_2
ANA_R_GAIN_2
0
0
0
0
1
1
1
1
（续）
表12.模拟输入放大器，增益选择
MONO_IN_GAIN_1
ANA_L_GAIN_1
ANA_R_GAIN_1
0
0
1
1
0
0
1
1
表13. DAC增益选择
MONO_IN_GAIN_0
ANA_L_GAIN_0
ANA_R_GAIN_0
0
1
0
1
0
1
0
1
输入增益设置
–6dB
–3dB
0dB
3dB
6dB
9dB
12dB
15dB
DIG_L_GAIN_1
DIG_R_GAIN_1
0
0
1
1
DIG_L_GAIN_1
DIG_R_GAIN_1
0
1
0
1
输入增益设置
–3dB
0dB
3dB
6dB
PLL配置寄存器
PLL M分频器配置寄存器
此寄存器用来控制PLL的输入分频器。
PLL_M （ 0AH ） （套装=逻辑1 ，清除=逻辑0 ）
位
6:0
注册
PLL_M
描述
节目PLL输入分频选择：
PLL_M
0
1
2
3
4
...
126
127
注意事项：
M个除法器应设置使得除法器的输出是0.5和为5MHz之间。详情参见PLL设置部分。
对M分频器的分频比从PLL_M得出这样：
M = （ PLL_M + 1 ）/ 2个
分频比
分频器关闭
1
1.5
2
2.5
3
→
63.5
64
www.national.com
18
