DS92LV1224
20138717
图13.随机锁定热插拔
引脚图
DS92LV1224TMSA - 解串器
20138719
解串器引脚说明
引脚名称
大败
RCLK_R /女
I / O
O
I
号
15–19, 24–28
2
描述
数据输出。
±
9毫安CMOS电平输出。
恢复时钟的上升/下降沿频闪选择。 TTL电平输入。
对于选择狂胜数据选通RCLK主动力。高选择
上升沿。低选择下降沿。
+串行数据输入。非反相总线LVDS差分输入。
- 串行数据输入。反相总线LVDS差分输入。
断电。 TTL电平输入。 PWRDN驱动为低电平，关闭PLL
和三态输出将设备进入低功耗的睡眠
模式。
LOCK变低时，解串器PLL锁定在嵌入式
时钟边沿。 CMOS电平输出。图腾柱输出结构，不
不直接支持线或连接。
恢复时钟。从嵌入式并行数据速率时钟恢复
时钟。用频闪ROUT ， CMOS电平输出。
输出使能。 TTL电平输入。三态ROUT0 - ROUT9 ， LOCK
当驱动RCLK低。
14
RI +
RI ？
PWRDN
I
I
I
5
6
7
LOCK
O
10
RCLK
任
O
I
9
8
www.national.com
