CY7B9234
CY7B9334
CY7B9234 SMPTE的HOTLink发送器
图表说明
输入寄存器
输入寄存器保存到由要处理的数据
SMPTE的HOTLink发射机和允许的输入定时是
做标准的FIFO是一致的。输入寄存器
通过CKW主频和装载在D信息
07
,
SC / D和SVS引脚。两个使能输入（ ENA和ENN ）允许
当数据在寄存器中加载的用户选择。主张ENA
（启用，低电平有效）导致输入寄存器加载
在CKW的上升沿。如果新奥（启用下，低电平有效）是
置时CKW上升时，就对输入的数据本
CKW的下一个上升沿将被加载到输入寄存器。如果
既不ENA也不ENN断言低电平CKW的上升沿，
然后一个SYNC （ K28.5 ）字符被发送。这两个输入允许
正确的时序和功能与兼容性要么
异步的FIFO或FIFO的时钟无需外部逻辑，
所示
图5中。
在BIST模式中，输入寄存器变为签名
由逻辑转换的并行输入模式发生器
注册成线性反馈移位寄存器（ LFSR ） 。当
启用，该线性反馈移位寄存器将产生一个511字节的序列，该序列
包括所有的数据和特殊字符代码，其中包括
明显违反符号。这种模式提供了一个可预测的
但是可以匹配到一个伪随机序列
相同的线性反馈移位寄存器的接收器。
编码器
该编码器将通过所述输入保持的输入数据
注册成更适合于传输的串行形式
接口链路。用ANSI X3.230指定所使用的代码
（光纤通道） ，IBM公司ESCON信道（码表是在
此数据表的末端），以及DVB-ASI串行接口。
八
07
数据输入转换为任一数据码元
或特殊字符，这取决于SC / D输入的状态。
如果SC / D为高电平时，输入的数据表示的控制码，并且
使用特殊字符编码表编码。如果SC / D为低，
输入的数据所使用的数据的代码表进行转换。如果一个字节
时间的流逝与输入禁用，编码器将输出
特殊字符K28.5逗号（或同步），将保持链接
同步。 SVS输入强制指定的发送
违反符号，以允许用户检查错误处理系统
控制器中的逻辑或专有应用。
该编码器的8B / 10B编码函数可以被旁路
用于SMPTE系统，包括外部编码器或
扰码器功能的控制器的一部分。这是绕行
通过设置模式选择引脚为高电平控制。当
旁路模式，D-
AJ
（请注意，比特顺序在光纤中指定
通道8B / 10B编码）成为10输入到移位器，以D
a
作为第一个位被移出。
移
该移位器接收的并行数据从编码器一次每
使用字节的时间和移动它的串行接口的输出缓冲器
锁相环（PLL）倍频位时钟运行在十（10 ）倍的字节
时钟速率。定时的并行传输是通过控制
计数器包含在时钟发生器，并且不会受
在输入引脚的信号电平或定时。
OUTA ， OUTB ， OUTC
串行接口的PECL输出缓冲器（ ECL100K为参考
转制为+ 5V）是驱动程序的串行媒体。它们都是
连接到所述移位器，并且包含相同的串行数据。两
输出对（ OUTA ±和OUTB ±）是可控制的
文件编号： 38-02014修订版**
FOTO输入，并可以由系统控制器来强制禁用
逻辑零（即“点火”）的输出。第三输出对
（ OUTC ±）不受FOTO和将提供一个连续的数据
流适合于该子系统的环回测试。
OUTA ±和OUTB ±将向内FOTO输入变化作出反应
数位时代。然而，由于FOTO不与同步
发送器的数据流，该输出将被强制关断或导通
任意点在数据的发送。此功能的目的是
增加外部激光安全控制器和用于帮助
接收器PLL测试。
在线材为基础的系统，输出的控制可能不
必需的， FOTO可以绑低。三个输出
旨在通过增加系统架构的灵活性
提供相同的串行比特流与独立的接口
冗余连接或多个目的地。不需要
输出可以连接到V
CC
禁用和断电
未使用的输出电路。
时钟发生器
时钟发生器是一个嵌入式锁相环（PLL）的
这需要一个字节速率参考时钟（ CKW ）和相乘
由10 （10），以创建一个位速率的时钟，用于驱动所述串行移位。
的字节速率参考来自CKW ，上升沿
该钟表的数据到输入寄存器。这个时钟必须是一个
具有之间的频率晶体参考脉冲流
为SMPTE的HOTLink指定的最小和最大
发射器/接收器对。通过此块的形式控制信号
比特时钟和控制内部数据的定时信号
输入寄存器和移位器之间传输。
读出脉冲（RP） ，从所使用的反馈计数器衍生
PLL倍频。它是用适当的一个字节速率的脉冲流
相位和脉冲宽度，以允许从一个传送数据的
异步FIFO 。脉冲宽度是独立的CKW税
周期中，由于适当的相位和占空比由PLL保持。
RP的脉冲流将确保正确的数据传输
异步FIFO和发送器输入锁存器，无需外部
逻辑。
测试逻辑
测试逻辑包括初始化和控制的内置
自测试（ BIST ）发生器，复用器测试模式时钟
分配和控制逻辑来适当地选择数据
编码。测试逻辑中，在更详细地讨论
CY7B9234 SMPTE的HOTLink发送器工作模式
说明。
CY7B9334 SMPTE的HOTLink接收器模块
图表说明
串行数据输入
两对差分线路接收机是输入的
串行数据流。 INA ±或± INB可以用A / B选择
输入。 INA ±选择与A / B高和INB ±选择与A / B
低。 A / B的阈值与ECL 100K信号兼容
从PECL光纤接口模块或有源均衡器。 TTL
逻辑元件可被用来选择A或B输入端通过添加
电阻上拉到连接到A / B的TTL驱动程序。微分
± INA和INB的门槛±将容纳导线互连
用过滤的损失或传输线衰减大于20
分贝（V
DIF
> 50毫伏），或者可以直接连接到光纤
接口模块（任何ECL逻辑家族，不限于ECL 100K） 。
共模公差将容纳各种各样的
信号终止电压。最HIGH的输入，可以
第32 5
