AD7476A/AD7477A/AD7478A
过去时，转换将终止，并且SDATA线
将重新回到三态。如果16个SCLK被认为是
周期， SDATA将返回三态上的第16个SCLK
下降沿，如图15 。
CS
变低时钟出了第一个前导零被读入
微控制器或DSP 。剩余的数据然后被提供时钟
通过随后的SCLK下降沿开始与节
OND前导零。因此，在串行第一时钟下降沿
时钟已经提供了第一个前导零，也是钟表出
第二个前导零。为AD7476A ，在数据的最终位的
转移是在第16个下降沿有效，已被计时
列于先前（第15次）的下降沿。
吞吐量1.2 MSPS得到吨的周期时间
2
+10.5 (1/f
SCLK
) +
t
ACQ
= 833纳秒。与T
2
= 10 ns（最小值） ，这留下吨
ACQ
是298纳秒。
这298纳秒满足225纳秒T的要求
ACQ
。从
图16 ，T
ACQ
是由0.5 （1 /女
SCLK
) + t
8
+ t
安静
，其中，
t
8
= 36 ns（最大值） 。这使得237纳秒对于T的值
安静
，满足
的50纳秒的最低要求。
微处理器接口
在具有较慢的SCLK的应用程序，它可以读取在数据
在每个SCLK上升沿。在这种情况下，第一下降的边缘
SCLK将持续输出所述第二前导零，这可以被读
在第一个上升沿。然而，第一前导零，这是
主频出来的时候
CS
去低就被忽略了，除非它是不是
读入的第一个下降沿。 SCLK的第15届下降沿将
时钟输出的最后一位，它可以读取15日上涨
SCLK边缘。
If
CS
刚过1个SCLK下降沿过后变低，
CS
将时钟输出的第一个前导零像以前那样，它可能
读在SCLK的上升沿。下一个SCLK下降沿
将时钟从第二前导零，并且其可以被读入的
下一个上升沿。
AD7478A采用12个SCLK周期串行接口
在AD7476A / AD7477A / AD7478A串行接口
允许该部件可直接连接到一个范围的不同
微处理器。本节介绍如何连接的
AD7476A / AD7477A / AD7478A的一些更常见的
微控制器和DSP的串行接口协议。
AD7476A / AD7477A / AD7478A以TMS320C541接口
对于AD7478A ，如果
CS
被拉高，在12日的上升沿
四前导零的八位转换后
已提供，部分可以达到1.2 MSPS吞吐量
率。为AD7478A ，轨道和保持就返回到轨道
在第11个上升沿。在这种情况下， A F
SCLK
= 20MHz和一
在TMS320C541的串行接口使用一个连续
串行时钟和帧同步信号来同步
与外围设备，如数据传输操作
AD7476A / AD7477A / AD7478A 。该
CS
输入可以方便地跨
在TMS320C541和AD7476A / AD7477A之间面临/
AD7478A没有任何胶合逻辑要求。的串行端口
TMS320C541被设置为突发模式（ FSM = 1操作中在
串口控制寄存器， SPC）与内部串行时钟
CLKX （ MCM = 1的SPC寄存器）和内部帧信号
（ TXM = 1的SPC寄存器） ，所以这两个引脚配置为
输出。为AD7476A ，字长度应该被设置为16位
（ FO = 0的SPC寄存器） 。该DSP只允许带框架
的16位或8位的字长。因此，在该情况下
AD7477A和AD7478A有14位和12位被要求，
在FO位将被设置为16位。这意味着，获得了
转换的结果，需要16个SCLK 。在这两种情况下，该
剩下个SCLK时钟会出尾随零。对于AD7477A ，
两个尾随零将同步输出，在过去两个时钟周期;
为AD7478A ， 4个连续的零将被同步输出。
t
1
CS
t
兑换
t
2
SCLK
1
2
3
t
6
4
11
B
12
13
14
15
16
t
5
t
3
SDATA
三态
Z
零
零
零
4前导零
t
4
DB7
t
7
零
零
零
4尾随零
1 /吞吐量
t
8
零
t
安静
三态
图15. AD7478A串行接口时序图
t
1
CS
t
兑换
SCLK
t
2
1
2
3
4
5
11
B
12
10.5(1/
f
SCLK
)
t
8
t
安静
t
ACQ
SDATA
三态
Z
零
零
零
DB7
DB6
DB0
三态
4前导零
1/THROUGHPUT
图16. AD7478A采用12个SCLK周期串行接口
版本C
–19–
