PECIFICATIONS
AD7466/AD7467/AD7468
串行接口
图15，图16 ，图17示出了详细的时序图
串行接口对AD7466 / AD7467 / AD7468.The
串行时钟提供转换时钟，也CON组
trols的信息从ADC期间转移
转换。
对
CS
下降沿部分开始通电。该
的下降沿
CS
放跟踪和保持进入跟踪模式
并采取公交车出三态的。该转换也
在这一点上发起的，并需要16个SCLK周期
完整的。在第三个SCLK下降沿部分应
被充分供电时，如在点B上，如图15所示
第三个SCLK的下降沿CS下降沿后缘
跟踪和保持将返回持有。在第16个SCLK
下降沿SDATA线将重新回到三态和
在AD7466将进入掉电。如果上升沿
CS
16个SCLK已经过去了那么之前的转换发生
锡永将被终止和SDATA线会回去
进入三态和一部分将进入掉电，否则
SDATA返回三态上的第16个SCLK下降沿
边，如图15十六个串行时钟周期
需要执行的转换处理，并
从AD7466访问数据。
对于AD7467 ，第十四SCLK下降沿将
导致SDATA线回去进入三态和
一部分会进入省电。如果发生CS的上升沿
前14个SCLK已经过去了那么转换会
CS
终止和SDATA线将重新回到三态
而AD7467进入掉电，否则SDATA
回到三态上的第14个SCLK下降沿为
ahown在图16十四串行时钟周期是重新
引入来执行转换过程，并访问
从AD7467的数据。
对于AD7468 ，第12个SCLK下降沿将引起
在SDATA线返回到三态和部分会
进入断电。如果发生之前的CS的上升沿
12个SCLK已经过去了那么转换将是termi-
经过NAT和SDATA线将重新回到三态和
在AD7468将进入掉电，否则SDATA
回到三态12日SCLK下降沿为
ahown如图17十二个串行时钟周期是重新
引入来执行转换过程，并访问
从AD7468的数据。
CS
变低提供第一前导零来阅读
由微控制器或DSP 。其余的数据是
然后，主频由后续的SCLK下降沿BE-
有前导零，第二这样一个下降轧花
在串行时钟的时钟边沿有第一前导零
规定还钟表出了第二个前导零。为
在数据传输的AD7466的最终位的是在有效
第十六下降沿，已经被同步输出
以前（ 15日）下降沿。
t
兑换
t
2
SCLK
1
2
B
3
4
t
6
5
13
14
15
16
t
5
t
3
SDATA
3-STATE
Z
零
零
零
4前导零
t
4
DB11
t
7
DB10
DB2
DB1
t
8
DB0
3-STATE
t
屈伊埃
t
图15. AD7466的串行接口时序图
CS
t
C对V ERT
t
2
SCLK
1
2
B
3
4
t
6
5
13
14
t
3
SDATA
3-STATE
Z
零
零
零
4 LEAD G中Zero的
t
5
t
4
DB9
t
7
DB8
t
8
DB0
t
曲IET
3-STATE
图16. AD7467的串行接口时序图
CS
t
兑换
t
2
SCLK
1
2
B
3
4
t
6
11
12
t
5
t
3
SDATA
3-STATE
Z
零
零
零
4前导零
t
7
t
8
DB0
3-STATE
t
安静
t
4
DB7
8位数据
图17. AD7468的串行接口时序图
–12–
REV 。中国
