PECIFICATIONS
AD7466/AD7467/AD7468
0
操作模式
0
0
0
0
0
0
标题
0
0
0
图13. THD与模拟输入频率的不同
源阻抗
数字输入
数字输入应用到AD7466 / AD7467 /
AD7468不受最大额定值的限制而
限制模拟输入。 SCLK的一个优点和
CS
不被限制在V
DD
+ 0.3V极限的事实是
避免了电源排序问题。如果
CS
or
SCLK是V前申请
DD
再有就是没有风险
闩锁，因为将在模拟输入端，如果一个信号
大于0.3V应用之前V
DD
.
在AD7466 / AD7467 / AD7468自动进入
POWERDOWN在每个转换的结束。这种模式的
手术的目的是提供灵活的电源管理
精神疾病的选项和优化功率消耗/
吞吐率比不同的应用需求
求。图14示出的总图
operaion的AD7466 / AD7467 / AD7468的。在下降
CS
边缘部分开始上电和田径
持，这是在保持，而部分是在电源
下来，将进入跟踪模式。当操作部
与2.4 MHz的时钟有可能需要2个时钟周期，充分
加电的一部分，并获得输入信号。对
第三个SCLK下降沿后
CS
下降沿
跟踪和保持将返回到保持模式。对于
AD7466 16个串行时钟周期是必需的COM
完整的转换和访问完全转化
result.On的第16个SCLK下降沿的部分将自动
matically进入省电。在AD7467将automati-
美云进入掉电第14个SCLK下降沿
边缘。在AD7468将自动进入省电
在第十二个SCLK下降沿。当耗材
首先应用到AD7466 / AD7467 / AD7468的伪
应当进行转换，以确保该部分是
在关断模式。
该转换是iniated上的下降沿
CS
as
在串行接口部分描述。对于AD7466
if
CS
在第16个SCLK高前的任何时间被带到
下降沿的一部分将进入掉电和CON组
其通过的下降沿启动版本
CS
会
终止和SDATA将重新回到三态。这
也适用于AD7467 / AD7468 ，如果
CS
被带到
高转换完成之前（第14个SCLK
下降沿为AD7467 ，和第12个SCLK下降沿
边缘为AD7468 ）的一部分会进入省电和
转换将被终止。
一旦数据传输完成（ SDATA已经返回到
三态） ，另一次转换后，可以将启动
安静的时候，T
安静
已经过去通过使
CS
再低。
标题
的部分开始
上电
AD7468进入AD7467进入
POWERDOWN AD7466进入
断电
断电
1 2 3
12
14
16
VALIDDATA
图14.正常模式操作
REV 。中国
–11–
