CY23020-1
20路输出， 200 MHz的零延迟缓冲器
特点
335 ps的最大总时序预算 （ TTB ） 窗口
2.5V或3.3V输出
20 LVCMOS输出
50兆赫至200兆赫的输出频率
50 MHz至200 MHz的输入频率
集成锁相环（PLL），以锁定指示
流传意识到 -designed与SSFTG工作
参考信号
3.3V核心供电
提供48引脚TSSOP和QFN封装
描述
该CY23020-1-1是一个高性能的200MHz的基于PLL的
设计用于高速时钟分配零延迟缓冲器
应用程序。该器件具有保证TTB窗口
指定的输出时钟所有出现的相对
横跨变化输出频率的输入参考时钟，
电源电压，工作温度，输入边缘速率，并
流程。
该CY23020-1输出三态，当S1 = S2 = 0
降低功耗。当S1 = 1， S2 = 0时， PLL被旁路
和CY23020-1用作扇出缓冲器。
框图
锁定
销刀豆网络gurations
LOCK
1
2
3
4
5
6
7
8
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
9
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDDC
GNDC
REF-
REF +
VDD
Q19
Q18
GND
Q17
Q16
VDD
Q15
Q14
GND
Q13
Q12
VDD
Q11
Q10
GND
GNDC
VDDC
C1
GND
FBOUT
REF
PLL
FBIN
DIV
Q1
Q2
NC
FBIN ↑
FBIN +
VDD
FBOUT
Q1
GND
C1
C1C1
C1
S1:2
范围
MUL
产量
控制
逻辑
Q3
Q17
Q18
Q19
VDD
Q4
Q5
GND
Q6
Q7
VDD
Q8
Q9
48
F
B
O
U
T
+
47
V
D
D
46
F
B
I
N
+
45
F
B
I
N
-
44
N
C
1
2
3
4
5
6
Q1
VSS
Q2
Q3
VDD
Q4
Q5
VSS
43
L
O
C
K
42
V
D
D
C
41
V
S
S
C
40
R
E
F
-
39
R
E
F
+
38
V
D
D
37
Q
1
9
Q 18 36
VSS 35
Q 17 34
Q 16 33
GND
S2
S1
MUL
范围
48引脚TSSOP
4月8日 - P在Q F N
VDD 32
Q 15 31
Q 14 30
VSS
29
7
8
9
10
11
12
Q6
Q7
VDD
Q8
V
S
S
C
Q
1
0
Q 13 28
Q 12 27
VDD 26
Q 11 25
Q
9
V
S
S
S
2
S
1
M
U
L
R
A
N
G
E
18
G
N
D
C
1
V
D
D
C
V
S
S
13
14
15
16
17
19
20
21
22
23
24
赛普拉斯半导体公司
文件编号： 38-07120牧师* B
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2002年11月5日
CY23020-1
Q2
