位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第155页 > IDT70P24L20BYI > IDT70P24L20BYI PDF资料 > IDT70P24L20BYI PDF资料1第19页
IDT70P35 / 34L （ IDT70T25 / 24L ）
高速1.8V 8 / 4K ×18 （ 8 / 4K ×16 ）双端口静态RAM
先进
工业和商业温度范围
主
双端口
SRAM
忙
L
CE
忙
R
SLAVE
CE
双端口
SRAM
忙
R
忙
L
忙
L
主
CE
双端口
SRAM
忙
R
忙
L
SLAVE
CE
双端口
SRAM
忙
R
忙
L
忙
R
,
5683 DRW 20
图3.忙和芯片使能路由的宽度和深度扩展与IDT70P35 / 34L （ IDT70P25 / 24L ）的SRAM 。
该IDT70P35 / 34L （ IDT70P25 / 24L ）提供两个端口，另行
速率控制，地址和I / O引脚，允许独立访问读取
或向其写入的任意位置在存储器中。该IDT70P35 / 34L （ IDT70P25 / 24L ）
具有自动断电功能，通过控制
CE 。
该
CE
控制
片上电源断电路，其允许相应的端口进入一个
当未选择的待机模式（CE高电平） 。当一个端口被启用，
访问整个存储器阵列是允许的。
功能说明
操作可以通过搭售可以防止一个端口
忙
引脚端口
低。
该
忙
在IDT70P35 / 34L （ IDT70P25 / 24L ） SRAM的输出
主模式，是推挽式输出，无需上拉
电阻器进行操作。如果这些SRAM正在扩建中的深度，然后
该
忙
指示对于所得到的阵列需要使用外部的
与门。
如果用户选择中断函数，存储器位置（邮件
框或信息中心）被分配给每个端口。左侧端口中断
标志（ INT
L
）被置位时，正确的端口写入内存位置
1FFE （十六进制） （ FFF为IDT70P34和IDT70P24 ），其中写入被定义
作为
CE
R
R / W
R
= V
IL
每真理表Ⅲ。左侧端口清除中断
通过一个地址位置1FFE访问时
CE
L
=
OE
L
= V
IL
中，R / W的
L
是
"don't care" 。同样，正确的端口中断标志位（ INT
R
）被设置时，所述
左端口写入内存地址1FFF （十六进制） （ FFF的IDT70P34和
IDT70P24 ），并清除中断标志位（ INT
R
） ，正确的端口必须阅读
存储器位置1FFF 。该消息到中断邮件箱是用户自
定义，因为它是一个可寻址的SRAM单元。如果中断函数
不使用时，中断地址位置不被用作邮件箱，但
作为所述随机存取存储器的一部分。
中断
忙碌的逻辑
忙逻辑提供了硬件指示的两个端口
SRAM都在同一时间访问相同的位置。这也
允许两个继续进行访问的一个和信号的另一侧
该SRAM是“忙” 。该
忙
销可以被用来失速
访问，直到在另一侧的动作结束。如果一个写
操作已经尝试从该接收侧
忙
指示时，写入信号在内部被选通，以防止在写自
程序。
利用
忙
不需要逻辑或需要对所有的应用
系统蒸发散。在某些情况下可能是有用的，以逻辑或的
忙
输出
在一起，并使用任何
忙
指示作为中断源标志
事件的违法或不合理的操作。如果写禁止功能
忙
逻辑是不理想的，则
忙
逻辑可以通过将被禁用
该部分从模式与M / S引脚。一旦从模式
忙
引脚的工作仅仅作为一个写禁止输入引脚。可以正常运行
通过把编程
忙
引脚为高电平。如果需要的话，非预期的写
当扩展IDT70P35 / 34L （ IDT70P25 / 24L ） SRAM阵列
在宽度同时使用
忙
逻辑，一个主部件，用于决定哪些
SRAM阵列的一侧将获得
忙
指示，并输出该
指示。在相同的地址加以解决任何数量的奴隶
范围为主，使用
忙
信号作为写禁止信号。从而
在IDT70P35 / 34L （ IDT70P25 / 24L ）的SRAM
忙
引脚是输出
如果该部分被用作一个主（M / S引脚= V
IH
），以及
忙
引脚为输入
如果部分用作从（M / S引脚= V
IL
），如图3所示。
如果使用两个或更多的主件的宽度扩大时，一
分裂的决定可能会导致同一个主指示
忙
在一侧上
数组和另一个主机的说明
忙
在一个其它方
的阵列。这从部分为一个端口禁止写操作
一个字，然后从另一端口为抑制该写操作
字的其他部分。
该
忙
仲裁，对主，是基于该芯片的使能和
唯一地址信号。它忽略了一个访问是否是读还是写。
在主/从数组中，这两个地址和芯片使能必须有效
足够长的时间了
忙
标志为从主输出之前
实际写入脉冲可以与任一的R / W信号或字节来启动
启用。如果不遵守这个时间可能会导致内部glitched
写在从抑制信号和损坏的数据。
宽度拓展与逻辑忙
主/从阵列
该IDT70P35 / 34L （ IDT70P25 / 24L ）是一个非常快速的双端口
8 / 4K ×18 （ 8 / 4K ×16 ）的CMOS静态RAM，带有一个额外的8个地址
地点致力于为二进制信号旗。这些标志允许或者
处理器上的双端口SRAM中的左侧或右侧，以权利要求的特权
在其它处理器，用于由系统设计者的定义函数
软件。作为一个例子，信号可以由一个处理器
SEMAPHORES
6.42
19
解码器
