位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第155页 > IDT70P24L20BYI > IDT70P24L20BYI PDF资料 > IDT70P24L20BYI PDF资料1第15页
IDT70P35 / 34L （ IDT70T25 / 24L ）
高速1.8V 8 / 4K ×18 （ 8 / 4K ×16 ）双端口静态RAM
先进
工业和商业温度范围
AC电气特性在
工作温度和电源电压范围
70P35/34L20
(70P25/24L20)
Com'l只有
符号
忙
时序（ M / S = V
IH
)
t
BAA
t
北京经济技术开发区
t
BAC
t
BDC
t
APS
t
BDD
t
WH
忙
从地址匹配访问时间
忙
禁止时间从地址不匹配
忙
从芯片的访问时间启用低
忙
禁止时间从芯片使能高
仲裁优先建立时间
(2)
忙
禁止以有效数据
(3)
写后举行
忙
(5)
____
____
____
____
70P35/34L25
(70P25/24L25)
Com'l
&工业
分钟。
马克斯。
单位
参数
分钟。
马克斯。
20
20
20
17
____
____
____
____
____
20
20
20
17
____
ns
ns
ns
ns
ns
ns
ns
5
____
5
____
30
____
30
____
15
17
忙
时序（ M / S = V
IL
)
t
WB
t
WH
忙
输入写
(4)
写后举行
忙
(5)
0
15
____
____
0
17
____
____
ns
ns
端口到端口延迟时序
t
WDD
t
DDD
写脉冲数据延迟
(1)
写数据有效读取数据的延迟
(1)
____
____
45
35
____
____
50
35
ns
ns
5683 TBL 13
注意事项：
1.端口到端口延迟至SRAM单元写入端口读取端口，请参阅"TIMING波形的写端口到端口的读和
忙
（ M / S = V
IH
） ＆ QUOT ;.
2.为了确保两个端口的较早者获胜。
3. t
BDD
是一个计算出的参数，并且是0越大，叔
WDD
– t
WP
（实际的）或T
DDD
– t
DW
（实际的） 。
4.为了确保写周期的争用过程中受到抑制。
5.为了确保写周期竞争后完成的。
写端口到端口读时序波形和
忙
(2,4,5)
（ M / S = V
IH
)
t
WC
ADDR
＆ QUOT ; A＆ QUOT ;
MATCH
t
WP
读/写
＆ QUOT ; A＆ QUOT ;
t
DW
数据
在"A"
t
APS
ADDR
＆ QUOT ; B＆ QUOT ;
t
BAA
忙
＆ QUOT ; B＆ QUOT ;
t
WDD
数据
OUT "B"
注意事项：
1.为了确保两个端口的较早者获胜。吨
APS
被忽略的M / S = V
IL
（ SLAVE ） 。
2.
CE
L
=
CE
R
= V
IL 。
3.
OE
= V
IL
为读端口。
4.如果M / S = V
IL
（ SLAVE ）
忙
为输入。然后在这个例子
忙
“A”
= V
IH
和
忙
“B”
输入如上所示。
5.所有的时序是相同的左，右端口。口“A”可能是左或右端口。口“B”是相对的，从“A”口的端口。
有效
(1)
t
DH
有效
MATCH
t
北京经济技术开发区
t
BDD
t
DDD
(3)
,
5683 DRW 14
6.42
15
