73K321L
CCITT V.23 ， V.21
单芯片调制解调器
动态特性和时序并行控制接口
参数
定时
（参考时序图）
TAL
TLA
TLC
TCL
TRD
TLL
TRDF
TRW
TWW
TDW
TWD
CS
ADDR
CS
设置ALE前低
ALE低后保持ADDR
CS / ADDR
持后ALE低
ALE低
RD / WR
低
RD / WR
控制ALE高
数据从
RD
低
ALE宽度
数据浮动后
RD
高
RD
宽度
WR
宽度
数据设置前
WR
高
数据保持后
WR
高
200
140
40
25
30
90
15
25
20
30
-5
140
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
条件
民
喃
最大
单位
注：断言ALE ，
CS ，
和
RD
or
WR
同时可能会导致意外寄存器访问。当使用
非-8031兼容的处理器，必须小心，以防止这种设计，当发生
接口逻辑。
总线时序图
（并行控制模式）
TLL
ALE
TLC
RD
WR
TLA
TAL
AD0-AD7
CS
地址
读数据
地址
TRD
TRDF
TDW
写数据
TWD
TRW
TCL
TLC
TWW
17
