位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第1120页 > HYMP532U646-E3 > HYMP532U646-E3 PDF资料 > HYMP532U646-E3 PDF资料1第3页
1240pin
DDR2 SDRAM非缓冲DIMM
符号
TYPE
极性
引脚说明
在一个银行激活指令周期，地址输入difines行地址（ RA0 RA15 ）
在读或写命令的周期，地址输入定义的列地址时，
采样在CK的上升沿和CK的下降沿的交叉点。此外
A [ 9 ： 0 ] ， A10 / AP ，
A[13:11]
SSTL
-
列地址，接入点用于调用autoprecharge操作在脉冲串的末尾
读或写周期。如果AP是很高的。 ， autoprecharge选择BA0和禁止规定银行
被预充电。如果AP低， autoprecharge被禁用。在预充电命令
周期。 ， AP是配合使用BA0 -禁令，哪家银行（ S）控制预充电。如果AP
高，所有银行都将不管BA0 - BAN输入状态的预充电。如果AP处于低电平，
然后BA0禁用来哪家银行定义为预充电。
DQ [63： 0]，
CB [7：0 ]
DM [ 8：0]
SSTL
-
数据和校验位输入/输出引脚。
DM为输入掩码信号为写入数据。当DM采样高输入数据被屏蔽
SSTL
在一个写访问高电平有效一致的输入数据。糖尿病被采样的两个边缘
DQS 。虽然DM引脚的输入而已， DM负载相匹配的DQ和DQS装载。
电源线和地线的DDR2 SDRAM的输入缓冲器，以及核心逻辑。
V
DD
和V
DDQ
引脚连接到V
DD
/V
DDQ
飞机上的这些模块。
差分数据选通信号的输入和输出数据。对于使用Rawcards举办X16的DRAM ， DQ0 7
路口
-
-
-
连接到DRAM和DQ8的LDQS销 15连接到DRAM的UDQS销
这些信号被捆绑在系统平面在V
SS
或V
DD
配置串行SPD
EEPROM 。
这是用于将数据传输进或流出该SPD EEPROM中的一个双向引脚。一个电阻
必须连接到V
DD
以充当上拉。
这个信号被用于时钟数据移入和移出该SPD EEPROM中的。电阻可能CON组
从连接的SCL到V
DD
作为一个上拉系统板上。
电源的SPD EEPROM 。此供给是分开的VDD / VDDQ电源面。
EEPROM的电源可操作在1.7V至3.6V 。
V
DD
,V
SS
DQS [8： 0]，
DQS [ 8：0]
SA [ 2 ：0]的
SDA
SCL
VDDSPD
供应
SSTL
供应
引脚配置
正面
1针
64针
65针
120针
121针
184针
185针
240针
背面
版本1.0 / 2005年4月
3
