TMS320C6711 ， TMS320C6711B ， TMS320C6711C ， TMS320C6711D
浮点数字信号处理器
SPRS088L
1999年2月
经修订的2004年5月
主机端口接口时序（续）
时序主机端口接口周期要求
（见图46 ，图47 ，图48 ，和
图49） [ C6711C / C6711D ]
11CGDPA-167
11C200
民
1
2
3
4
10
11
12
13
14
18
19
号
安装的时候，选择信号
有效的前HSTROBE低
保持时间，选择
信号的
有效后HSTROBE低
脉冲持续时间， HSTROBE低（主机
读
访问）
脉冲持续时间， HSTROBE低（主机
写
访问）
脉冲持续时间， HSTROBE高之间的连续
访问
安装的时候，选择信号
有效的前低
保持时间，选择信号
有效后低
建立时间，主机数据前高HSTROBE有效
保持时间，后HSTROBE高的主机数据有效
保持时间，后HRDY低HSTROBE低。应该HSTROBE
不被失活，直到HRDY有效（低电平） ;否则， HPI
写会正常完成。
建立时间，具有低HSTROBE前低
保持时间，先后经过HSTROBE低低
11DGDPA-167
11D200
11D250
民
5
4
4P
4P
4P
5
3
5
3
2
2
2
最大
单位
最大
t
SU（ SELV - HSTBL ）
t
H（ HSTBL - SELV ）
t
W（ HSTBL ）
t
W（ HSTBH ）
t
SU（ SELV - HASL ）
t
H（ HASL - SELV ）
t
SU（ HDV - HSTBH ）
t
H（ HSTBH - HDV ）
t
H（ HRDYL - HSTBL ）
t
素（ HASL - HSTBL ）
t
H（ HSTBL - HASL ）
5
4
10P + 5.8
4P
4P
5
3
5
3
2
2
2
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
HSTROBE是指在HCS ， HDS1 ，和HDS2以下逻辑运算： [NOT （ HDS1 XOR HDS2 ） ]或HCS 。
P = 1 / CPU时钟频率纳秒。例如，在250 MHz的运行部件时，使用P = 4纳秒。
§
确保外部主机满足C6711器件的时序规范。延迟或缓冲液，可能需要补偿任何定时
不同之处。 IBIS分析应该用于正确地建模的系统接口。
选择信号包括： HCNTL [ 1 ： 0 ] ， HR / W和HHWIL 。
98
邮政信箱1443
休斯敦，得克萨斯州77251-1443
