TMS320C6711 ， TMS320C6711B ， TMS320C6711C ， TMS320C6711D
浮点数字信号处理器
SPRS088L
1999年2月
经修订的2004年5月
复位时序[ C6711 / 11B ]
复位时序要求
（参见图43）
号
宽度的复位脉冲（PLL稳定）
宽度的复位脉冲（PLL需要保持同步）
§
建立时间， HD引导配置复位前高有效位
保持时间， HD引导配置重置后的高有效位
–100
–150
民
1
14
15
单位
ns
s
ns
ns
最大
t
W（ RST ）
t
SU（ HD ）
t
H（ HD ）
10P
250
2P
2P
P = 1 / CPU时钟频率纳秒。例如，在250 MHz的运行部件时，使用P = 4纳秒。
此参数适用于CLKMODE X1时， CLKIN是稳定的，并适用于CLKMODE X4当CLKIN和PLL稳定。
§
该参数仅适用于CLKMODE X4 （这并不适用于CLKMODE X1 ） 。 RESET信号在内部没有连接到时钟PLL
电路。 PLL的，但是，可能需要多达250
s
稳定以下设备上电或PLL配置被更改后。中
那个时候， RESET必须置，以确保器件正常工作。见
时钟PLL
部分PLL锁定时间。
HD [ 4 ： 3 ]是在设备复位启动配置引脚。
开关特性在复位过程中推荐工作条件
#||
（参见图43）
号
参数
–100
–150
250
(6711D)
民
2
3
4
5
6
7
8
9
10
11
12
13
#
单位
最大
t
D（ RSTL - ECKI ）
t
D（ RSTH - ECKI ）
t
D（ RSTL - EMIFZHZ ）
t
D（ RSTH - EMIFZV ）
t
D（ RSTL - EMIFHIV ）
t
D（ RSTH - EMIFHV ）
t
D（ RSTL - EMIFLIV ）
t
D（ RSTH - EMIFLV ）
t
D（ RSTL - HIGHIV ）
t
D（ RSTH - HIGHV ）
t
D（ RSTL -汇正）
t
D（ RSTH - ZV ）
延迟时间， RESET低到ECLKIN内部同步
延迟时间， RESET高ECLKIN内部同步
延迟时间， RESET低到EMIF Z基高阻抗
延迟时间， RESET高EMIF Z基团有效
延迟时间， RESET低到EMIF高组无效
延迟时间， RESET高到EMIF高组有效
延迟时间， RESET低到EMIF低组无效
延迟时间， RESET高到EMIF低组有效
延迟时间， RESET由低到高群无效
延迟时间， RESET高来高集团有效
延迟时间， RESET低到Z组高阻抗
延迟时间， RESET高到Z组有效
2P + 3E
2P + 3E
2P + 3E
3P + 4E
3P + 4E
3P + 4E
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
2P + 3E
3P + 4E
2P + 3E
3P + 4E
2P
4P
2P
2P
P = 1 / CPU时钟频率纳秒。例如，在250 MHz的运行部件时，使用P = 4纳秒。
在NS E = ECLKIN期
||
EMIF Z基团包括：
EA [21： 2]， ED [ 31：0] ，CE [3：0 ] ，BE [3：0 ] ，ARE / SDCAS / SSADS ， AWE / SDWE / SSWE和AOE / SDRAS / SSOE
EMIF高组包括： HOLDA
EMIF低组组成： BUSREQ
高群包括：
HRDY和提示
Z基团组成：
HD [ 15 ： 0 ] ， CLKX0 ， CLKX1 ， FSX0 ， FSX1 ， DX0 ， DX1 ， CLKR0 ， CLKR1 ， FSR0 ， FSR1 ， TOUT0和TOUT1 。
92
邮政信箱1443
休斯敦，得克萨斯州77251-1443
