TMS320C6711 ， TMS320C6711B ， TMS320C6711C ， TMS320C6711D
浮点数字信号处理器
SPRS088L
1999年2月
经修订的2004年5月
PLL和PLL控制器[ C6711C / C6711D只有] （续）
PLLCSR寄存器（ 0x01B7 C100 ）
31
28
27
24
23
版权所有
R0
15
12
11
8
7
6
稳定
R-X
5
4
版权所有
R0
3
PLLRST
RW1
2
版权所有
R/W0
1
PLLPWRDN
R/W0b
PLLEN
RW0
0
20 19
16
版权所有
R0
图例：
R =只读， R / W =读/写;复位后-n =值
表34. PLL控制/状态寄存器（ PLLCSR ）
位＃
31:7
6
5:4
3
2
1
名字
版权所有
稳定
版权所有
PLLRST
版权所有
PLLPWRDN
描述
版权所有。只读，写入无效。
振荡器输入稳定。该位指示OSCIN / CLKIN输入已趋于稳定。
0 - OSCIN / CLKIN输入尚未稳定。振荡器计数器不计数完毕（默认值） 。
1 - OSCIN / CLKIN输入稳定。
版权所有。只读，写入无效。
产生复位， PLL
0 - PLL复位解除。
1 - PLL复位断言（默认值） 。
版权所有。用户
必须
写了一个“ 0 ”该位。
选择PLL掉电
0 - PLL操作（默认） 。
1 - PLL摆在掉电状态。
PLL模式使能
0 - 旁路模式（默认） 。 PLL禁用。
分频器D0和PLL被旁路。 SYSCLK1 / SYSCLK2 / SYSCLK3分为上下
直接从输入的参考时钟。
1 - 使能PLL 。
分频器D0和PLL不会绕过。 SYSCLK1 / SYSCLK2 / SYSCLK3分为上下
从PLL输出。
0
PLLEN
52
邮政信箱1443
休斯敦，得克萨斯州77251-1443
