位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第157页 > PSD835G2V-B-12B81 > PSD835G2V-B-12B81 PDF资料 > PSD835G2V-B-12B81 PDF资料1第34页
PSD835G2
PSD8XX家庭
该
PSD835G2
实用
块
（续）
9.2可编程逻辑器件
PLD器件将可编程逻辑功能的PSD835G2 。指定后
逻辑的可编程逻辑器件中PSDsoft中，该逻辑被编程到器件和可应
电。
该PSD835G2包含两个PLD ：译码PLD （ DPLD ）和复杂可编程逻辑器件
（ CPLD ） 。在可编程逻辑器件在接下来的几个段落简要地讨论，并在更详细
部分9.2.1和9.2.2 。图10示出了可编程逻辑器件的配置。
该DPLD执行地址解码为内部组件，诸如存储器，
寄存器和I / O端口选择。
CPLD的可用于逻辑功能，如可装载的计数器和移位寄存器
状态机，和编码和解码逻辑。这些逻辑功能可
使用16输出MicroCells （的OMC ） ， 24输入MicroCells （的IMC ）构成，并
在与阵列。在CPLD也可以用来产生外部芯片选择开关。
与门阵列被用来形成乘积项。这些产品的术语使用指定的
PSDsoft中。一个输入总线包括82的信号被连接到可编程逻辑器件。该信号是
如表12所示。
表12. DPLD和CPLD输入
输入源
MCU地址总线
MCU控制信号
RESET
掉电
端口A输入MicroCells
端口B输入MicroCells
端口C输入MicroCells
端口D投入
端口F输入
页寄存器
MicroCell反馈
MicroCell B反馈
闪存编程状态位
注意：
在地址输入A [ 19 ： 4] 80C51XA模式。
输入名称
A[15:0]
*
CNTL [2 ：0]的
RST
PDN
PA[7-0]
PB[7-0]
PC[7-0]
PD [ 3：0]
PF [7 ：0]的
植物生长调节剂（ 7 ： 0 ）
MCELLA.FB [7 ：0]的
MCELLB.FB [7 ：0]的
RDY / BSY
数
信号
16
3
1
1
8
8
8
4
8
8
8
8
1
睿频位
在PSD835G2的可编程逻辑器件可以通过切换到待机功耗降至最低
当输入的不变的大约70纳秒的时间过长。设置涡轮增压
模式位为OFF （位在PMMR0寄存器3 ）自动将可编程逻辑器件进入待机状态，如果
没有投入正在发生变化。涡轮关模式提高了传输延迟，同时降低
功耗。请参阅电源管理单元部分的如何设置的Turbo
位。此外， 5位都可以在PMMR2注册以阻止MCU的控制信号
进入可编程逻辑器件。这降低了功耗，并且可以仅当使用
这些MCU的控制信号不是在PLD逻辑方程中使用。
33
