位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第157页 > PSD835G2V-B-12B81 > PSD835G2V-B-12B81 PDF资料 > PSD835G2V-B-12B81 PDF资料1第36页
PSD835G2
PSD8XX家庭
每两个可编程逻辑器件都有适合它的应用程序，他们都是独一无二的特性
在下面的章节中描述。
9.2.1解码PLD （ DPLD ）
该DPLD ，在图11所示，是用于对内部和外部解码该地址
组件。该DPLD可以生成以下解码信号：
8部门选择的主Flash存储器（每次三乘积项）
4部门选择为Flash存储器启动
（每三个产品而言）
1内部SRAM选信号（三个产品而言）
1内部CSIOP （ PSD配置寄存器）选择信号
1 JTAG选择信号（使能JTAG -ISP端口E ）
2内部外设选择信号（外设I / O模式） 。
9.2.2复杂可编程逻辑器件（ CPLD ）
CPLD的可用于实现系统的逻辑功能，例如可装载的计数器
和移位寄存器，系统邮箱，握手协议，状态机，和
随机逻辑。该CPLD还可以用来产生8个外部片选信号，发送到
端口C或F虽然外部片选信号可以被任何输出MicroCell生产，
在端口C或F这八个外部片选不消耗任何输出MicroCells 。
如图10所示， CPLD具有以下模块：
24输入MicroCells （法团校董会）
16输出MicroCells （的OMC ）
产品期限分配器
与阵列能够产生多达196项产品的
四个I / O端口。
每个块都将在后面的小节中描述。
在输入和输出MicroCells连接到PSD835G2内部数据总线和
可以由微控制器直接访问。这使微控制器的软件加载
数据输出到输出MicroCells或读取在输入和输出数据
MicroCells 。此功能允许高效实现系统逻辑和消除了
根据需要在最标准的PLD ，需要数据总线连接到AND逻辑阵列
宏蜂窝架构。
该
PSD835G2
实用
块
（续）
35
