ORCA

2系列的FPGA

数据表

1999年6月

时序特性

（续）

表45A 。 OR2CxxA / OR2TxxA全局输入时钟建立时间/保持时间（引脚到引脚）

OR2CxxA商业： V

DD

= 5.0 V± 5 ％ ， 0 ℃，

≤

T

A

≤

70 ℃;工业： V

DD

= 5.0 V± 10 ％ ， -40°C

≤

T

A

≤

+85 °C.

OR2TxxA商业： V

DD

= 3.0 V至3.6 V ， 0 ℃，

≤

T

A

≤

70 ℃;工业： V

DD

= 3.0 V至3.6 V ， -40°C

≤

T

A

≤

+85 °C.

描述

(T

J

= ALL ，V

DD

=所有）

输入CLK （ TTL / CMOS ）

建立时间（无延迟）

速度

设备

OR2C/2T04A

OR2C/2T06A

OR2C/2T08A

OR2C/2T10A

OR2C/2T12A

OR2C/2T15A

OR2C/2T26A

OR2C/2T40A

OR2C/2T04A

OR2C/2T06A

OR2C/2T08A

OR2C/2T10A

OR2C/2T12A

OR2C/2T15A

OR2C/2T26A

OR2C/2T40A

OR2C/2T04A

OR2C/2T06A

OR2C/2T08A

OR2C/2T10A

OR2C/2T12A

OR2C/2T15A

OR2C/2T26A

OR2C/2T40A

OR2C/2T04A

OR2C/2T06A

OR2C/2T08A

OR2C/2T10A

OR2C/2T12A

OR2C/2T15A

OR2C/2T26A

OR2C/2T40A

民

0.0

0.0

0.0

0.0

0.0

0.0

0.0

0.0

5.8

5.7

5.6

5.3

5.2

4.9

7.3

6.8

4.2

4.3

4.5

4.8

5.0

5.4

6.2

7.9

0.0

0.0

0.0

0.0

0.0

0.0

0.0

0.0

-2

最大

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

民

0.0

0.0

0.0

0.0

0.0

0.0

0.0

0.0

5.5

5.4

5.3

5.0

4.9

4.7

6.9

6.4

4.0

4.1

4.3

4.6

4.8

5.1

5.8

6.8

0.0

0.0

0.0

0.0

0.0

0.0

0.0

0.0

-3

最大

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

民

0.0

0.0

0.0

0.0

0.0

0.0

0.0

0.0

4.2

4.1

4.0

3.9

3.8

3.6

6.0

5.5

3.8

3.9

4.1

4.4

4.6

4.9

5.6

6.6

0.0

0.0

0.0

0.0

0.0

0.0

0.0

0.0

-4

最大

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

民

0.0

0.0

0.0

0.0

0.0

0.0

0.0

0.0

4.0

3.9

3.8

3.7

3.6

3.4

5.7

5.2

3.6

3.7

3.9

4.2

4.4

4.7

5.3

6.3

0.0

0.0

0.0

0.0

0.0

0.0

0.0

0.0

-5

最大

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

民

—

—

—

—

—

0.0

0.0

0.0

—

—

—

—

—

4.1

6.7

6.5

—

—

—

—

—

4.2

4.6

5.8

—

—

—

—

—

0.0

0.0

0.0

-6

最大

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

民

—

—

—

—

—

0.0

0.0

0.0

—

—

—

—

—

4.1

6.0

5.8

—

—

—

—

—

3.7

4.1

4.9

—

—

—

—

—

0.0

0.0

0.0

-7

最大

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

—

单位

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

ns

输入CLK （ TTL / CMOS ）

建立时间（延迟）

输入CLK （ TTL / CMOS ）

保持时间（无延迟）

输入CLK （ TTL / CMOS ）

保持时间（延迟）

注意事项：

应使用所报告的结果，此表中的管脚到管脚定时参数代替

ORCA

代工。

该时钟延迟是使用主时钟网络完全路由时钟树。它包括输入缓冲器延迟和时钟路由到

在PFU CLK输入。如果任何的时钟分支不使用的延迟会降低。给定的设置（延迟和无延迟）和保持

（延迟）时间允许输入时钟引脚将设在该设备的任何一方的任何PIC，而是直接我必须使用/ O→ FF路由。保持

（无延迟）时序假设时钟引脚位于四个中心的太平洋岛国之一，直接I / O→ FF路由使用。如果它不位于之一

这四个中心的太平洋岛国，这种延迟必须增加达以下数额： OR2C / 2T04A = 5.3 ％ ， OR2C / 2T06A = 6.4 ％ ， OR2C / 2T08A =

7.3 ％ ， OR2C / 2T10A = 9.1 ％ ， OR2C / 2T12A = 10.8 ％ ， OR2C / 2T15A = 12.2 ％ ， OR2C / 2T26A = 16.1 ％ ， OR2C / 2T40A = 21.2 ％ 。

速度等级-5，-6和-7仅供OR2TxxA设备。

154

朗讯科技公司