位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第419页 > IBM25PPC750L-DB0A300W > IBM25PPC750L-DB0A300W PDF资料 > IBM25PPC750L-DB0A300W PDF资料1第34页
的PowerPC 750 RISC单片机微处理器
PID8p-750
初步复制
系统设计信息
本节提供了PID8p-的成功应用电气和热设计建议
750.
PLL CON组fi guration
该PID8p -750 PLL通过PLL_CFG [ 0-3- ]信号构成。对于一个给定的系统时钟（总线）频率，
PLL配置信号设置内部的CPU和运行VCO频率。 PLL的配置
该PID8p -750被示于下表为标称频率中。
PID8p -750微电脑PLL CON组fi guration
PLL_CFG
(0:3)
处理器总线VCO分频器
频率比
(d)
(r)
频率范围支持具有VCO的例子范围
VCOMIN
7
= 400 VCOmax = 1000 MHz的
6
系统时钟
敏= VCO
民
/ （ R * D）最大值= VCO
最大
/ （ R * D）
RSV
1
7.5x
7x
PLL旁路
3
RSV
1
6.5x
10x
8
4.5x
3x
5.5x
4x
5x
8x
6x
3.5x
关闭
4
不适用
2
2
不适用
不适用
2
2
2
2
2
2
2
2
2
2
不适用
不适用
27
29
不适用
不适用
31
25
2
44
66
36
50
40
25
2
33
57
不适用
不适用
66
71
不适用
不适用
77
50
100
5
100
5
91
100
5
100
63
83
100
5
不适用
关闭
关闭
不适用
不适用
200
200
200
不适用
不适用
500
500
500
CORE
敏= VCO
民
/d
不适用
200
马克斯= VCO
最大
/d
不适用
500
箱子
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
注意：
DEC
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
1.保留设置。
2. SYSCLK分钟由最低频率限制，制造业支持，请参见“时钟交流规范， ”为有效的系统时钟和VCO
频率。
3.在PLL旁路模式时，系统时钟输入信号直接时钟的内部处理器， PLL将被禁用，并且总线模式设置为1 ： 1模式
操作。此模式仅用于工厂使用。
注意：
在文档中给出的AC时序规范并不适用于PLL旁路模式。
4.在时钟 - 关闭模式，没有时钟发生PID8p -750内无论系统时钟输入。
5.系统时钟限制为100MHz的10页中指定的节“时钟交流规范” 。
6. VCO
最大
由最大核心处理器速度指定在该表中。请参阅第10页上的“时钟交流规范”，这是不是的的VCO限制
技术。
7. VCO
民
由最小核心处理器速度指定在该表中。请参阅第10页上的“时钟AC规格” 。
8.可转上一级DD3.x或更高
第30页
2.0版
数据表
9/30/99
本站由ICminer.com电子图书馆服务版权所有2003
