t
CYC
CLK
t
SE
t
HE
t
CH
t
CL
CEN
t
的HAdV
t
SADV
ADV / LD
t
SW
t
HW
读/写
t
SA
t
HA
A
2
t
SC
t
HC
地址
A
1
CE1 ， CE2
t
SB
t
HB
(2)
写周期的时序波形
(1,2,3,4,5)
IDT71V65603 ， IDT71V65803 ， 256K ×36 ， 512K ×18 ， 3.3V同步SRAM与
ZBT 功能， 3.3VI / O ，突发计数器和流水线输出
商用和工业温度范围
6.42
18
t
SD
t
HD
D（一
2
)
D（一
1
)
管道
写
管道
写
BW1
-
BW4
OE
（ CEN高，消除
目前L-H时钟沿）
t
SD
D（一
2+1
)
爆裂管道写
t
HD
D(
A2+2
)
（突发绕到
初始状态）
数据
IN
D(
A2+3
)
D（一
2
)
5304 DRW 07
注意事项：
1. D（一
1
）表示第一输入到外部地址A
1
。 D（一
2
）表示第一输入到外部地址A
2
; D（一
2+1
）表示的色同步信号序列的下一个输入数据
该基址
2
等在那里的地址比特的
0
AND A
1
在前进的四个字所的国家定义的顺序爆
LBO
输入。
2. CE
2
定时转换是相同的，但反转为
CE
1
和
CE
2
信号。例如，当
CE
1
和
CE
2
是低开这种波形， CE2高。
当新的地址和控制被加载到SRAM通过取样ADV / LD低3.突发结束。
4. R / W是当SRAM被爆破（ ADV / LD采样到高）不关心。的突发访问（读或写）的性质是固定的R / W信号，当新地址的状态
和控制被加载到SRAM中。
5.单个字节的写入信号（ BWX ）必须在所有写入和突发写周期有效。当R / W信号采样为低电平写入周期开始。字节写信息有两种
实际数据之前的周期被提供给SRAM中。
.
