位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第701页 > IDT70V27L55BF > IDT70V27L55BF PDF资料 > IDT70V27L55BF PDF资料2第19页
IDT 70V27S / L
高速3.3V 32K ×16的双端口静态RAM
商用和工业温度范围
另一侧被完成。如果一个写操作已经尝试从
该接收侧
忙
指示时，写入信号在内部选通
为了防止继续写。
利用
忙
不需要逻辑或需要的所有应用程序。
在某些情况下可能是有用的，以逻辑或的
忙
输出在一起
和使用任何
忙
指示作为中断源标志事件
非法的或不合逻辑的操作。如果写禁止功能
忙
逻辑
不合乎需要的，该
忙
逻辑可以通过将一部分从被禁用
模式与M / S引脚。一旦从模式
忙
引脚单独操作
作为写禁止输入引脚。正常操作可通过把被编程
该
忙
引脚为高电平。如果需要的话，非预期的写操作可以是
通过搭售来防止端口
忙
引脚为低电平端口。
该
忙
关于IDT 70V27 RAM在主模式下输出，是推挽
拉式输出，并且不需要上拉电阻来操作。如果这些
RAM中正在扩大深入，那么
忙
指示的
结果数组需要使用一个外部与门的。
宽度与扩展
忙
逻辑
主/从阵列
A
15
CE
0
主
双端口RAM
忙
L
忙
R
CE
0
SLAVE
双端口RAM
忙
L
忙
R
如果在使用扩展的IDT70V27 RAM阵列的宽度
忙
CE
1
主
双端口RAM
忙
L
忙
L
忙
R
CE
1
SLAVE
双端口RAM
忙
L
忙
R
忙
R
3603 DRW 17
图3.占线和芯片使能路由为两个宽度和深度
扩张与IDT70V27的RAM 。
逻辑，一个主部件，用于决定RAM阵列的哪一侧
将获得
忙
指示，并输出指示。任何数量
奴隶将在相同的地址范围作为主，解决使用
忙信号作为写禁止信号。因而在IDT70V27 RAM中的
忙
引脚为输出，如果部分被用作主机（ M / S引脚= V
IH
） ，以及
该
忙
引脚是输入，如果部件被用作从机（M / S引脚= V
IL
）为
在网络连接gure 3所示。
如果使用两个或更多的主件的宽度扩大时，分割
决定可能会导致同一个主指示
忙
上的一侧
阵列和另一个主表示
忙
在阵列中的一个对方。
这将抑制从一个端口的写操作对一个字的一部分，并
抑制从其他端口的写操作的字的其他部分。
该
忙
仲裁，对主，是基于该芯片的使能和
唯一地址信号。它忽略了一个访问是否是读还是写。在
主/从阵列中，双方的地址和芯片使能必须有效长
够了
忙
标志为从主输出的实际写入前
脉冲可以发起与任何在R / W信号或所述字节使能。失败
观察这个时机可能会导致glitched内部写禁止信号和
在从损坏的数据。
另外8个地址位置，致力于为二进制信号旗。
这些标志允许任一处理器上的双端口的左侧或右侧
RAM的权利要求为通过定义函数的特权比其它处理器
系统设计师？的软件。作为一个例子，信号可以是
用一个处理器来抑制其他访问的一个部
双端口RAM或任何其他共享资源。
双口RAM具有快速存取时间，并且两个端口都
完全相互独立的。这意味着，在所述活动
绝不左侧端口减慢右端口的访问时间。这两个端口是
相同的功能，以标准的CMOS静态RAM ，并且可以从被读取，
或写入数据，同时用所产生的唯一可能的冲突
同时写入的，或发生同时读/写，非
信号灯位置。信号量保护，防止这样的暧昧
情况，也可以由系统使用的程序，以避免任何冲突
在双端口RAM中的非信号部分。这些器件具有
受控制的自动断电功能
CE
双口RAM
启用和
扫描电镜，
信号量实现。该
CE
和
SEM
销控
片上电源断电路，它允许各个口进入
当未选择的待机模式。这是显示在状态
真值表II在哪里
CE
和
SEM
都是高电平。
它可以最好地利用IDT70V27系统包含多个处理器
或者控制器和通常非常高速的系统等，有
软件控制或软件密集。这些系统可以受益
由IDT70V27的硬件提供了性能提升sema-
phores ，它提供一个闭锁机构，而不需要复杂的
编程。
处理器之间的软件握手提供了最大的
通过允许共享资源系统的灵活性，以被分配在不同的
配置。该IDT70V27不使用它的信号旗，以控制
通过硬件的任何资源，从而允许系统设计者总
灵活的系统结构。
使用信号量，而不是更常见的优点
硬件仲裁的方法是等待状态，永远不会发生在
无论是处理器。这可以证明是一个重大的优点在非常高
高速系统。
如何将信号旗工作
该信号量的逻辑是一组八个锁存器分别独立地
的双口RAM 。这些锁存器可以被用来传递一个标志，或令牌，
从一个端口到另一个时，表示一个共享的资源是在使用中。该
信号量提供了硬件辅助的使用分配方法
叫??令牌传递分配。 ??信号量的在此方法中，状态
锁存器被用作标记，指示共享资源在使用中。如果左
处理器希望使用该资源，它通过设置请求令牌
锁存器。该处理器然后验证它在通过读取设置锁定成功
它。如果它成功了，它进到假定控制在共享
资源。如果它没有成功在设置锁存器，它确定了
右侧处理器已经先设置锁存器，具有标记和正在使用的
共享资源。左处理器然后可反复要求
信号量??地位或删除其请求的信号量来执行
另一项任务，偶尔一次尝试通过获得令牌的控制
集和测试序列。一旦右侧已经放弃了的道理，
左侧应在获得控制成功。
信号灯标志是低电平有效。令牌被要求写
一个零到信号锁存和当相同侧写入被释放
19
SEMAPHORES
该IDT70V27是一个快速双端口32K ×16的CMOS静态RAM与
